一种恒定建立时间数字AGC环路的并行实现装置及方法制造方法及图纸

本发明专利技术公开了一种恒定建立时间数字AGC环路的并行实现装置及方法，装置包括：串转并模块，用于将高速数字信号数据流分为并行的低速数字信号数据流；AGC计算模块，用于计算低速数字信号数据流对应的增益因子；AGC应用模块，用于根据增益因子对低速数字信号数据流进行AGC处理；并转串模块，用于将经AGC处理后的低速数字信号数据流合并为经AGC处理后的高速数字信号数据流。本发明专利技术通过并行处理在保证精度的同时达到降低时钟频率的要求。

【技术实现步骤摘要】
一种恒定建立时间数字AGC环路的并行实现装置及方法
本专利技术涉及电子信息
，尤其涉及一种恒定建立时间数字AGC环路的并行实现装置及方法。
技术介绍
现有的数字AGC处理过程主要有两类：第1类是将输出电平减去参考电平获得误差电压，然后对该误差信号进行积分产生控制电压，最后根据控制电压进行线性增量增益调整，使输出电压稳定在参考电平附近：第2类是根据恒定建立时间AGC环路基本原理，采用功率误差检测法获得误差电压，然后对该误差电压进行积分产生控制电压，最后根据控制电压进行线性对数增量增益调整，使输出电平稳定在参考电平附近。第1类实现方式简单，但其建立时间与输入信号电平相关；第2类建立时间恒定，但由于需要进行对数与指数运算，运算资源消耗较大。第2类恒定建立时间数字AGC环路如图1所示，可见，VGA中含有指数运算，而ED中含有对数运算，均为非线性运算，运算量比较大，在FPGA中实现时，采用查表法实现成本比较高，而采用浮点实现无法处理高速数字信号数据流。上述AGC处理需FPGA使用浮点运算对高速数字信号数据流进行对数，指数等运算，资源消耗大，本文档来自技高网...

【技术保护点】
1.一种恒定建立时间数字AGC环路的并行实现装置，其特征在于，包括：/n串转并模块，用于将高速数字信号数据流按照预设的支路数量N分为N路并行的低速数字信号数据流；/nAGC计算模块，用于计算低速数字信号数据流对应的增益因子；/nAGC应用模块，用于根据增益因子对低速数字信号数据流进行AGC处理；/n并转串模块，用于将经AGC处理后的低速数字信号数据流合并为经AGC处理后的高速数字信号数据流；/n所述AGC计算模块、AGC应用模块分别与支路一一对应，所述串转并模块的输出端和AGC计算模块的输入端连接，所述AGC计算模块的输出端和对应的AGC应用模块的输入端连接，所述AGC应用模块的输出端和并转串...

【技术特征摘要】
1.一种恒定建立时间数字AGC环路的并行实现装置，其特征在于，包括：
串转并模块，用于将高速数字信号数据流按照预设的支路数量N分为N路并行的低速数字信号数据流；
AGC计算模块，用于计算低速数字信号数据流对应的增益因子；
AGC应用模块，用于根据增益因子对低速数字信号数据流进行AGC处理；
并转串模块，用于将经AGC处理后的低速数字信号数据流合并为经AGC处理后的高速数字信号数据流；
所述AGC计算模块、AGC应用模块分别与支路一一对应，所述串转并模块的输出端和AGC计算模块的输入端连接，所述AGC计算模块的输出端和对应的AGC应用模块的输入端连接，所述AGC应用模块的输出端和并转串模块的输入端连接。


2.一种恒定建立时间数字AGC环路的并行实现方法，应用于权利要求1所述的恒定建立时间数字AGC环路的并行实现装置，其特征在于，包括以下步骤：
步骤1)串转并模块将输入的高速数字信号数据流a分为N路并行低速数字信号数据流b0，b1，b2，…，bN-1；
步骤2)低速数字信号数据流b0，b1，b2，…，bN-1进入对应的AGC计算模块计算增益因子得到对应的增益因子k0，k1，k2，…，kN-1；
步骤3)各AGC应用模块从对应的AGC计算模块...

【专利技术属性】
技术研发人员：吴天笑，张吉楠，王萌，孙恩元，
申请(专利权)人：湖南艾科诺维科技有限公司，
类型：发明
国别省市：湖南;43