形成半导体器件的方法技术

本发明专利技术题为“形成半导体器件的方法”。在一个实施方案中，形成神经网络电路的方法可包括形成覆盖在半导体衬底上的介电层，该半导体衬底具有形成在该半导体衬底中的有源器件。可在该介电层中形成开口，并且可在该开口内形成串联连接的电阻器和二极管。

【技术实现步骤摘要】
形成半导体器件的方法
本专利技术整体涉及电子器件，并且更具体地讲，涉及半导体、半导体结构以及形成半导体器件的方法。
技术介绍
过去，利用了各种方法和结构来形成神经形态系统。这些神经形态系统通常包括数字处理计算机、诸如随机存取存储器的存储器存储器件、神经网络以及其他相关联的计算机架构部件。数字处理计算机访问存储器存储器件以便检索设置信息。数字计算机还从神经网络读取信息，并且使用计算机算法和来自存储器存储器件的其他信息来处理该信息。由于计算机访问存储器存储器件和访问神经网络所需的计算时间，以及计算机使用来自神经网络的信息来执行算法所需的时间，这些神经形态系统通常对输入信号反应缓慢。由于形成包括存储器存储器件和数字处理计算机的数字计算机架构所需的空间，神经形态系统也较为昂贵。因此，希望具有一种处理信息更快、成本更低或者在半导体器件上占据更少空间的神经形态系统。附图说明图1以一般的方式示出根据本专利技术的包括神经网络电路的神经形态系统的一部分的示例；图2示意性地示出根据本专利技术的神经网络电路的实本文档来自技高网...

【技术保护点】
1.一种形成半导体器件的方法，所述半导体器件具有神经网络，所述方法包括：/n提供半导体衬底，所述半导体衬底具有在所述半导体衬底上形成的掺杂层，所述掺杂层具有多个掺杂区域，所述多个掺杂区域为所述半导体器件的有源区域的部分；/n形成覆盖在所述掺杂层上面的第一介电层；/n在所述第一介电层中形成多个第一突触电路，包括：在所述第一介电层中形成多个第一通孔，并且在每个第一通孔内形成第一突触电路，其中每个第一突触电路包括与具有基本固定的电阻的第一电阻器串联连接的第一二极管；/n形成每个第一突触电路的输入部以接收多个输入信号中的输入信号；/n形成所述第一介电层下面的第二介电层，所述第二介电层包括多个第一累加节...

【技术特征摘要】
20191104 US 16/673,1671.一种形成半导体器件的方法，所述半导体器件具有神经网络，所述方法包括：
提供半导体衬底，所述半导体衬底具有在所述半导体衬底上形成的掺杂层，所述掺杂层具有多个掺杂区域，所述多个掺杂区域为所述半导体器件的有源区域的部分；
形成覆盖在所述掺杂层上面的第一介电层；
在所述第一介电层中形成多个第一突触电路，包括：在所述第一介电层中形成多个第一通孔，并且在每个第一通孔内形成第一突触电路，其中每个第一突触电路包括与具有基本固定的电阻的第一电阻器串联连接的第一二极管；
形成每个第一突触电路的输入部以接收多个输入信号中的输入信号；
形成所述第一介电层下面的第二介电层，所述第二介电层包括多个第一累加节点，其中每个第一累加节点被连接以从所述多个第一突触电路中的两个或更多个第一突触电路接收输出信号；以及
形成所述第二介电层下面的第三介电层；以及
在所述第三介电层中形成多个第二通孔，并且在每个第二通孔内形成第二突触电路，其中每个第二突触电路包括与具有另一个基本固定的电阻的第二电阻器直接串联连接的第二二极管，其中每个第一累加节点连接到两个或更多个第二突触电路的输入部。


2.根据权利要求1所述的方法，其中形成所述多个第一累加节点包括：形成直接连接到所述多个第一突触电路中的两个或更多个第一突触电路的输出部的第一金属导体，以及形成直接连接到所述多个第一突触电路中不同的两个或更多个第一突触电路的输出部的第二金属导体。


3.根据权利要求1所述的方法，其中形成所述多个第一通孔包括由掺杂多晶硅形成所述第一电阻器。


4.一种神经网络电路，所述神经网络电路包括：
两个或更多个输入部，其中第一输入部接收第一输入信号，并且第二输入部接收第二输入信号；
第一组两个或更多个突触电路和第二组两个或更多个突触电路，所述第一组两个或更多个突触电路被连接以接收所述第一输入信号，所述第二组两个或更多个突触电路被连接以接收所述第二输入信号，其中所述第一组两个或更多个突触电路和所述第二组两个或更多个突触电路中的每一者各自包括与二极管串联连接的基本上固定值的电阻器；
第一累加节点，所述第一累加节点被连接以从所述第一组两个或更多个突触电路中的第一突触部接收第一输出信号，并且从所述第二组两个或更多个突触电路中的第二突触部接收第二输出信号，所述第一累加节点被配置为将所述第一输出信号添加到所述第二输出信号以形成第一累加信号，其中所述第一累加...

【专利技术属性】
技术研发人员：S·谢列兹诺夫，P·沙玛，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国;US