一种双处理器间的通讯方法技术

一种双处理器间的通讯方法，在ＤＰＲＡＭ中划分出４个不重叠的存储区域：第一存储区、第二存储区、第三存储区和第四存储区；第二处理器周期性交替触发第一处理器的中断：第一中断和第二中断；在触发第一中断之后、触发第二中断之前，第二处理器读取第一存储区中保存的通讯数据，并在第三存储区写入通讯数据；作为对第一中断的响应，第一处理器在第二存储区写入通讯数据，并读取第四存储区中保存的通讯数据；在触发第二中断之后、触发第一中断之前，第二处理器读取第二存储区中保存的通讯数据，并在第四存储区写入通讯数据；作为对第二中断的响应，第一处理器在第一存储区写入通讯数据，并读取第三存储区中保存的通讯数据。

【技术实现步骤摘要】

本专利技术涉及一种多处理器的通讯方法，尤其涉及一种双处理器间通过DPRAM(Dual Port RAM，双端口随机存取存储器)进行通讯的方法。
技术介绍
在通讯、多媒体处理等广泛使用计算机系统的领域，随着处理的数据量和复杂程度的不断提高，包含一个处理器的系统已经很难满足用户对实时性和处理能力的要求。因此，大型复杂的系统通常包含两个或多个处理器，每个处理器完成各自的任务。此外，在某些系统中还需要使用不同类型的处理器完成不同的任务。例如，将控制功能和数据运算分别交由不同的处理器进行处理，以达到最佳的系统性能。作为一个系统，多个处理器之间需要实时交换数据才能保证协同并行地工作。可将多个处理器以总线的方式连接在一起实现处理器之间的数据交换。但是采用这种方式，通常需要使用VME(Versa Module Europe，欧洲通用模块)等支持多处理器的总线结构对系统进行设计，并且需要在各处理器上运行同样的操作系统才能有效地进行同步和互斥。因此这种方式适用范围较小，成本较高。基于以上原因，在包含两个处理器的系统中通常采用共享存储器进行消息和数据的交互，以实现两个处理器器之间的通讯，通常共享存储器本文档来自技高网...

【技术保护点】
一种双处理器间的通讯方法，应用于包含第一处理器、第二处理器和ＤＰＲＡＭ的系统中，其中，所述第一处理器、第二处理器分别与ＤＰＲＡＭ的不同端口相连；第二处理器可触发第一处理器的中断；其特征在于，在ＤＰＲＡＭ中划分出４个不重叠的存储区域：第一存储区、第二存储区、第三存储区和第四存储区；第二处理器周期性交替触发第一处理器的中断：第一中断和第二中断；在触发第一中断之后、触发第二中断之前，第二处理器读取第一存储区中保存的通讯数据，并在第三存储区写入通讯数据；作为对第一中断 的响应，第一处理器在第二存储区写入通讯数据，并读取第四存储区中保存的通讯数据；在触发第二中断之后、触发第...

【技术特征摘要】
1.一种双处理器间的通讯方法，应用于包含第一处理器、第二处理器和DPRAM的系统中，其中，所述第一处理器、第二处理器分别与DPRAM的不同端口相连；第二处理器可触发第一处理器的中断；其特征在于，在DPRAM中划分出4个不重叠的存储区域第一存储区、第二存储区、第三存储区和第四存储区；第二处理器周期性交替触发第一处理器的中断第一中断和第二中断；在触发第一中断之后、触发第二中断之前，第二处理器读取第一存储区中保存的通讯数据，并在第三存储区写入通讯数据；作为对第一中断的响应，第一处理器在第二存储区写入通讯数据，并读取第四存储区中保存的通讯数据；在触发第二中断之后、触发第一中断之前，第二处理器读取第二存储区中保存的通讯数据，并在第四存储区写入通讯数据；作为对第二中断的响应，第一处理器在第一存储区写入通讯数据，并读取第三存储区中保存的通讯数据。2.如权利要求1所述的双处理器间的通讯方法，其特征在于，在所述DPRAM中设置中断控制位，所述第二处理器以在该中断控制位写入标识中断类型的数值的方式触发所述第一处理器的中断；在接收到中断后，所述第一处理器根据该中断控制位中的数值判断接...

【专利技术属性】
技术研发人员：吴利予，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]