内嵌式系统与其控制方法技术方案

本发明专利技术提供一种内嵌式系统与其控制方法，该系统可用以弥补设置时间违规，包括一序列快闪式存储器以及一存取电路。该序列快闪式存储器还包括一输入接脚及一输出接脚。该存取电路还包括一处理器、一平行至序列移位寄存器、一序列快闪式存储器控制器，以及一时间弥补器。该输入接脚接收一经调整的输入信号，而该输出接脚送出一输出信号。该处理器控制该存取电路的操作。该序列快闪式存储器控制器激活该存取电路的一操作时钟信号。该时间弥补器是通过参考该操作时钟信号以弥补该输出或输入信号的一时序。该平行至序列移位寄存器是将数据由平行型式转换为序列型式。通过本发明专利技术，可以调整取样时间，增加准度。

【技术实现步骤摘要】

本专利技术是有关于一种内嵌式系统，且特别有关于一种用以弥补设置时间违规(Setup Time Violation)的内嵌式系统。
技术介绍
内嵌式系统典型上包括快闪式存储器以储存数据与程序代码，譬如是序列快闪式存储器(Serial flash)或平行快闪式存储器(Parallel Flash)。一内嵌式系统需要多个接脚(Pin)(地址接脚、数据接脚，以及控制接脚)以存取一平行快闪式存储器。而存取序列快闪式存储器则需要较少接脚。然而，序列快闪式存储器的数据比率却日益递增，从而导致不同信号的设置时间极度重要且敏感。
技术实现思路
本专利技术的主要目的在于提供一种内嵌式系统，该内嵌式系统可用以弥补设置时间违规。此内嵌式系统包括一序列快闪式存储器以及一存取电路。该序列快闪式存储器还包括一输入接脚及一输出接脚。该存取电路还包括一处理器、一平行至序列移位寄存器、一序列快闪式存储器控制器，以及一时间弥补器。该输入接脚是接收一经调整的输入信号，而该输出接脚是送出一输出或输入信号。该存取电路耦合至该序列快闪式存储器以存取该序列快闪式存储器。该处理器是控制该存取电路的操作。该序列快闪式存储器控制器是激活本文档来自技高网...

【技术保护点】
一种内嵌式系统，用以弥补时间，其特征在于包括：一序列快闪式存储器，用以储存数据，该序列快闪式存储器包括：一输入接脚，用以接收一经调整的输入信号；以及一输出接脚，用以送出一输出或输入信号；以及一存取电路，耦合至该序列快闪式存储器以存取该序列快闪式存储器，该存取电路包括：一处理器，用以控制该存取电路的操作；一序列快闪式存储器控制器，用以激活该存取电路的一操作时钟信号；一时间弥补器，用以通过参考该操作时钟信号以弥补该输出或输入信号的一时序；以及一平行至序列移位寄存器，耦合至该时间弥补器，用以将数据由平行型式转换为序列型式或由序列型式转换为平行型式；其中该经调整的输入信号是由该存取电路加以调整并由该存...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：赖明祥，蔡忠宏，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]