数据处理系统中初始化存储块的方法和装置制造方法及图纸

一种数据处理系统包括至少第一和第二一致域，每个包括至少一个处理器核和存储器。响应于指示将初始化目标存储块的处理器核初始化操作，第一一致域中的高速缓冲存储器确定目标存储块相对于该高速缓冲存储器的一致状态。响应于该确定，高速缓冲存储器选择识别目标存储块的初始化请求的广播范围。响应于第一一致状态的确定选择包括第一一致域并且不包括第二一致域的较窄范围，以及响应于第二一致状态的确定选择包括第一一致域和第二一致域的较宽范围。然后高速缓冲存储器以所选择的范围广播初始化请求。响应于初始化请求，目标存储块在数据处理系统的存储器内被初始化为初始值。

【技术实现步骤摘要】

本专利技术主要涉及数据处理，尤其涉及数据处理系统中初始化存储块。
技术介绍
诸如服务器计算机系统的常规对称多处理器(SMP)计算机系统包括全部连接至系统互连的多个处理单元，系统互连典型地包括一条或多条地址、数据和控制总线。系统存储器连接至系统互连，其代表多处理器计算机系统中易失性存储器的最低级别并且其通常可由所有处理单元进行读写访问。为了减少对驻留于系统存储器中的指令和数据的访问等待时间，每个处理单元典型地还被各自的多级高速缓存层级所支持，其较低级别可以被一个或多个处理器核所共享。因为多处理器核可以请求对数据的相同高速缓存线的写访问，以及因为被修改的高速缓存线不立即与系统存储器同步，所以多处理器计算机系统的高速缓存层级典型地采用高速缓存一致协议来至少确保在系统存储器内容的多个处理器核的“查看”之间一致的最小级别。特别地，高速缓存一致要求至少在处理单元访问了存储块的拷贝并随后访问了该存储块的更新拷贝之后，处理单元不能再次访问该存储块的旧拷贝。高速缓存一致协议典型地定义一组与每个高速缓存层级的高速缓存线相关联地存储的一致状态，以及一组用于在高速缓存层级之间传递高速缓存状态信息的一致消息。在典型实现中，一致状态信息采用公知的MESI(修改、独占、共享、无效)协议或其变型，并且一致消息指示请求者和/或存储器访问请求的接受者的高速缓存层级中的协议定义的一致状态转换。本专利技术考虑到通过执行指令在SMP计算机系统内初始化存储块可能是有用和期望的。本专利技术还考虑到可能期望通过执行初始化而不要求存储块被高速缓存来避免计算机系统的高速缓存层级的污染。
技术实现思路
因此本专利技术提供了一种在数据处理系统中初始化存储块的方法、处理器以及数据处理系统。在一个实施方式中，数据处理系统包括至少第一和第二一致域，每个包括至少一个处理器核和存储器。响应于指示将初始化目标存储块的处理器核的初始化操作，第一一致域中的高速缓冲存储器确定目标存储块相对于高速缓冲存储器的一致状态。响应于该确定，高速缓冲存储器选择识别目标存储块的初始化请求的广播范围。响应于第一一致状态的确定选择包括第一一致域并且不包括第二一致域的较窄范围，以及响应于第二一致状态的确定选择包括第一一致域和第二一致域的较宽范围。然后高速缓冲存储器以所选择的范围广播初始化请求。响应于初始化请求，目标存储块在数据处理系统的存储器内被初始化为初始值。本专利技术的所有目的、特征和优点将在后面详细的书面描述中变得清楚。附图说明被认为是本专利技术的特征的新颖特征在所附权利要求中阐述。然而，通过参照下面结合附图的说明性实施方式的详细描述将更好地理解本专利技术以及优选使用方式，其中图1是根据本专利技术的示范性数据处理系统的高级别框图；图2是根据本专利技术的处理单元的更详细框图；图3是图2所示的L2高速缓存阵列和目录的更详细框图； 图4是图1的数据处理系统的系统互连上示范性事务的时间-空间图；图5示出根据本专利技术优选实施方式的域指示器。图6是根据本专利技术的方法的示范性实施方式的高级逻辑流程图，通过该方法，高速缓冲存储器对相关联的处理器核的存储器初始化操作提供服务；图7是根据本专利技术的通过监听存储器控制器来对存储器初始化请求提供服务的方法的示范性实施方式的高级逻辑流程图；图8是根据本专利技术的通过监听高速缓冲存储器来对存储器初始化请求提供服务的方法的示范性实施方式的高级逻辑流程图；图9A是根据本专利技术一个实施方式的示范性处理的高级逻辑流程图，通过该处理，部分响应分级地被积累；图9B是根据本专利技术的生成存储器初始化请求的组合响应的方法的示范性实施方式的高级逻辑流程图；以及图1 0是根据本专利技术的程序代码的框图。具体实施例方式I.示范性数据处理系统现在参照附图，特别地，参照图1，示出了根据本专利技术的高速缓存一致对称多处理器(SMP)数据处理系统的示范性实施方式的高级别框图。如图所示，数据处理系统100包括多个处理节点102a、102b，用于处理数据和指令。处理节点102a、102b连接至用于传送地址、数据和控制信息的系统互连110。系统互连110可以实施为例如总线互连、交换互连或混合互连。在所示实施方式中，每个处理节点102实现为包含四个处理单元104a-104d的多芯片模块(MCM)，每个处理单元优选地实现为分别的集成电路。每个处理节点102内的处理单元104a-104d被本地互连114连接用于进行通信，本地互连类似于系统互连110，可以用一个或多个总线和/或交换机来实施。连接至每个本地互连114的设备不仅包括处理单元104，还包括一个或多个系统存储器108a-108d。驻留于系统存储器108中的数据和指令通常可以被数据处理系统100的任何处理节点102中任何处理单元104中的处理器核访问和修改。在本专利技术的替换实施方式中，一个或多个系统存储器108可以连接至系统互连110而不是本地互连114。本领域技术人员应该理解，SMP数据处理系统100可以包括许多另外的未示出的组件，例如互连桥、非易失性存储器、用于连接至网络或附属设备的端口等。因为对于理解本专利技术这些另外的组件不是必需的，所以它们未在图1中示出或在此进一步描述。然而，应该理解，由本专利技术提供的增强适用于多种体系架构的高速缓存一致数据处理系统，并且决不限制于图1所示的一般化数据处理系统体系架构。现在参照图2，示出了根据本专利技术的示范性处理单元104的更详细框图。在示出的实施方式中，每个处理单元104包括两个处理器核200a、200b，用于独立地处理指令和数据。每个处理器核200至少包括用于提取和排序执行用指令的指令排序单元(ISU)208以及用于执行指令的一个或多个执行单元224。如下进一步描述，执行单元224优选地包括引用存储块的用于执行存储器访问指令的加载存储单元(LSU)228，或者引起引用存储块的操作的生成。每个处理器核200的操作由多级易失性存储器层级所支持，在其低级别具有共享的系统存储器108a-108d，以及在其高级别具有一级或多级高速缓冲存储器。在所示实施方式中，每个处理单元104包括集成存储器控制器(IMC)206，其响应于从处理器核200a-200b接收的请求和由本地互连114上监听器(S)222监听的操作，控制其处理节点102内各个系统存储器108a-108d的读写访问。IMC 206包括基地址寄存器(BAR)逻辑240，其包括定义IMC 206负责的地址的范围寄存器。在说明性实施方式中，处理单元104的高速缓冲存储器层级包括每个处理器核200内的贯穿存储(store-through)一级(L1)高速缓存226以及由处理单元104的所有处理器核200a、200b共享的二级(L2)高速缓存230。L2高速缓存230包括L2阵列和目录234以及包括主控器(master)232和监听器(snooper)236的高速缓存控制器。主控器232响应于从相关联的处理器核200a-200b接收的存储器访问(和其他)请求在本地互连114和系统互连110上启动事务并访问L2阵列和目录234。监听器236监听本地互连114上的操作，提供适当的响应，以及执行操作所要求的对L2阵列和目录234的任何访问。尽管示出的高速缓存层级仅包括两级高速缓存，但本领域技术人员应该理解，替换实施方式可以包括本文档来自技高网...

【技术保护点】
一种包括至少第一和第二一致域的数据处理系统中的数据处理方法，其中所述第一和第二一致域的每个包括至少一个处理器核和存储器，所述方法包括以下步骤：响应于处理器核的初始化操作，所述初始化操作指示将被初始化的目标存储块，所述第一一致域中的高 速缓冲存储器确定所述目标存储块相对于所述高速缓冲存储器的一致状态；响应于所述确定，所述高速缓冲存储器选择识别所述目标存储块的初始化请求的广播范围，其中所述选择包括：响应于第一一致状态的确定，选择包括所述第一一致域并且不包括所 述第二一致域的较窄范围；以及响应于第二一致状态的确定，选择包括所述第一一致域和所述第二一致域的较宽范围；所述高速缓冲存储器以所述选择的范围广播初始化请求；以及响应于所述初始化请求，将所述目标存储块在数据处理系统的存储 器内初始化为初始值。

【技术特征摘要】
US 2006-3-23 11/388,0011.一种包括至少第一和第二一致域的数据处理系统中的数据处理方法，其中所述第一和第二一致域的每个包括至少一个处理器核和存储器，所述方法包括以下步骤响应于处理器核的初始化操作，所述初始化操作指示将被初始化的目标存储块，所述第一一致域中的高速缓冲存储器确定所述目标存储块相对于所述高速缓冲存储器的一致状态；响应于所述确定，所述高速缓冲存储器选择识别所述目标存储块的初始化请求的广播范围，其中所述选择包括响应于第一一致状态的确定，选择包括所述第一一致域并且不包括所述第二一致域的较窄范围；以及响应于第二一致状态的确定，选择包括所述第一一致域和所述第二一致域的较宽范围；所述高速缓冲存储器以所述选择的范围广播初始化请求；以及响应于所述初始化请求，将所述目标存储块在数据处理系统的存储器内初始化为初始值。2.根据权利要求1的方法，其中所述初始化包括在所述高速缓冲存储器未保持所述目标存储块的数据有效拷贝的情况下初始化所述目标存储块。3.根据权利要求1的方法，进一步包括响应于接收到所述较窄范围的初始化请求不成功的指示，所述高速缓冲存储器以所述较宽范围发出所述初始化请求。4.根据权利要求1的方法，其中所述第一一致域包括用于所述目标存储块的域指示器，其中所述域指示器指示所述目标存储块是否完全仅在所述第一一致域内被高速缓存；以及所述方法进一步包括响应于没有所述目标存储块的数据有效拷贝在所述第一一致域外部保持高速缓存的指示，更新所述域指示器。5.根据权利要求1的方法，其中所述高速缓冲存储器包括第一高速缓冲存储器；以及所述初始化包括在没有在底层系统存储器中初始化所述目标存储块的情况下在第二高速缓冲存储器中将所述目标存储块初始化为所述初始值。6.根据权利要求1的方法，其中所述初始化包括响应于接收到没有与另一处理器核相关联的其他高速缓冲存储器将保持所述目标存储块的数据有效拷贝的指示，在所述高速缓冲存储器中将所述目标存储块初始化为所述初始值。7.一种用于包括至少第一和第二一致域的数据处理系统的处理单元，其中所述第一一致域包括所述处理单元并且所述第二一致...

【专利技术属性】
技术研发人员：DE威廉斯，RK阿里米利，WJ斯塔克，GL格思里，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]