基于RK3399芯片的转换电路制造技术

本实用新型专利技术提供一种基于RK3399芯片的转换电路，其包括：RK3399芯片模块、电源和PCIE芯片模块，所述转换电路包括：链路模块、至少一个第一电阻模块；所述RK3399芯片模块与所述链路模块一端连接，所述链路模块另一端与所述PCIE芯片模块连接，所述链路模块用于滤除所述RK3399芯片模块提供的差分时钟信号中的直流分量；所述RK3399芯片模块上的TYPEC接口的一个CC脚与所述至少一个第一电阻模块一端连接；所述至少一个第一电阻模块另一端接地；所述电源与所述链路模块另一端连接。本实用新型专利技术将TYPEC接口的一个CC脚与所述至少一个第一电阻模块一端连接，使得该接口不但可以完成USB3.0的功能，实现多路USB3.0的使用，同时又可以烧写程序。

【技术实现步骤摘要】
基于RK3399芯片的转换电路
本技术总体上涉及芯片领域，并且更具体地涉及一种基于RK3399芯片的转换电路。
技术介绍
现有的RK3399芯片一般只能满足一路USB3.0，很难满足接3路及3路以上的USB摄像头，这极大地限制了对RK3399芯片的利用，导致RK3399芯片无法接多路USB3.0。
技术实现思路
为至少解决上述技术问题，提出了本技术的如下所述的多个方案。具体地，根据技术的第一方面，提供一种基于RK3399芯片的转换电路，包括RK3399芯片模块、电源和PCIE芯片模块，所述转换电路包括：链路模块和至少一个第一电阻模块；RK3399芯片模块、链路模块、至少一个第一电阻模块、电源和PCIE芯片模块；所述RK3399芯片模块与所述链路模块一端连接，所述链路模块另一端与所述PCIE芯片模块连接，所述链路模块用于滤除所述RK3399芯片模块提供的差分时钟信号中的直流分量；所述RK3399芯片模块上的TYPEC接口的一个CC脚与所述至少一个第一电阻模块连接；所述至少一个第一电阻模块另一端接地；所述电源与所述链路模块另一端连接。通过上述的实施方案，将RK3399芯片模块上的TYPEC接口的一个CC脚与至少一个第一电阻模块连接，使得该接口不但可以完成USB3.0的功能，实现多路USB3.0的使用，同时又可以烧写程序。另外，在所述RK3399芯片模块与所述PCIE芯片模块之间耦合有链路模块，使得链路模块提供直流偏压，通过该直流偏压滤除所述RK3399芯片模块提供的差分时钟信号中的直流分量，使该差分时钟信号关于0轴对称。在一个实施方案中，所述链路模块包括：所述链路模块包括：一组差分电路；所述一组差分电路耦合在所述RK3399芯片模块和所述PCIE芯片模块之间；所述一组差分电路，用于滤除所述RK3399芯片模块提供的一组差分时钟信号中的直流分量。在该一实施方案，所述一组差分电路都耦合在所述RK3399芯片模块和所述PCIE芯片模块之间，使得可以滤除所述RK3399芯片模块提供的一组差分时钟信号中的直流分量，从而使这该差分时钟信号关于0轴对称。在一实施方案中，所述一组差分电路包括：一组耦合电容器；所述一组耦合电容器的一端连接到所述RK3399芯片模块，且所述一组耦合电容器另一端连接到所述PCIE芯片模块，所述一组耦合电容器用于滤除所述RK3399芯片模块提供的一组差分时钟信号中的直流分量。在本实施方案中，该一组耦合电容器均可以提供直流偏压，通过该直流偏压可以滤除RK3399芯片模块提供的一组差分时钟信号中的直流分量，使该一组差分时钟信号中的每组差分时钟信号关于0轴对称。在一实施方案中，所述一组差分电路包括：第一电路和第二电路；所述一组耦合电容器包括：第一耦合电容器和第二耦合电容器；在所述第一电路中设置所述第一耦合电容器，所述第一耦合电容器一端连接到所述RK3399芯片模块，且所述第一耦合电容器另一端连接到所述PCIE芯片模块；在所述第二电路中设置所述第二耦合电容器；所述第二耦合电容器一端连接到所述RK3399芯片模块，且所述第二耦合电容器另一端连接到所述PCIE芯片模块。在一实施方案中，所述转换电路还包括：第三电路和第四电路；所述第三电路的一端连接在所述第一耦合电容器与所述RK3399芯片模块连接的一端；所述第三电路的另一端接地；所述第四电路的一端连接在所述第二耦合电容器与所述RK3399芯片模块连接的一端；所述第四电路的另一端接地。在一实施方案中，所述第三电路包括至少一个第二电阻模块；所述至少一个第二电阻模块一端连接在所述第一耦合电容器与所述RK3399芯片模块连接的一端；所述至少一个第二电阻模块另一端接地；所述第四电路包括至少一个第三电阻模块；所述至少一个第三电阻模块一端连接在所述第二耦合电容器与所述RK3399芯片模块连接的一端；所述至少一个第三电阻模块另一端接地。在上述任一实施方案中，所述至少一个第二电阻模块的阻值和所述至少一个第三电阻模块的阻值为100～180欧姆。在上述任一实施方案中，所述第一耦合电容器的容值和所述第二耦合电容器的容值为80～120nF。在一个实施方案中，所述转换电路还包括：第五电路和第六电路；所述第五电路包括：至少一个第四电阻模块和至少一个第五电阻模块；所述第六电路包括：至少一个第六电阻模块和至少一个第七电阻模块；所述至少一个第四电阻模块一端和所述至少一个第五电阻模块一端均连接在所述第一耦合电容器连接到所述PCIE芯片模块的一端；所述至少一个第四电阻模块另一端接电源；所述至少一个第五电阻模块另一端接地；所述至少一个第六电阻模块一端和所述至少一个第七电阻模块一端连接在所述第二耦合电容器连接到所述PCIE芯片模块的一端；所述至少一个第六电阻模块另一端接电源；所述至少一个第七电阻模块另一端接地。在本实施方案中，所述RK3399芯片模块与所述PCIE芯片模块之间设置的第一电阻模块至第七电阻模块，使得整个转换电路能够正常工作。在一个实施方案中，所述至少一个第四电阻模块的阻值为400～500欧姆；所述至少一个第五电阻模块的阻值为50～70欧姆。在一上述任实施方案中，所述至少一个第六电阻模块的阻值为400～500欧姆；所述至少一个第七电阻模块的阻值为50～70欧姆。在一上述任实施方案中，所述电源为1.05V的内核电压和模拟电压和/或所述电源为3.0V的内核电压和模拟电压。根据本技术的第三方面，提供一种USB，所述USB的接口与如上述第一方面任一实施方案所述的转换电路匹配。根据本技术的第四方面，提供一种摄像头，所述摄像头采用如上述第一方面任一实施方案所述的转换电路的USB3.0。通过上述的实施方案，在所述RK3399芯片模块和所述PCIE芯片模块之间耦合有链路模块，使得链路模块可以提供直流偏压，通过该直流偏压可以滤除所述RK3399芯片模块提供的一组差分时钟信号中的直流分量，从而使该组差分时钟信号关于0轴对称。另外，由于将RK3399芯片模块上的TYPEC接口的一个CC脚与至少一个第一电阻模块连接。在芯片检测到这个电阻模块中的电阻后，可以切换到主模式，芯片会打开RK3399芯片模块上的Vbus电源开关，并将电源输出给外部设备，使得该接口不但可以完成USB3.0的功能，实现多路USB3.0的使用，同时又可以烧写程序。附图说明参考以下附图描述本技术的非限制性和非穷举性实施方案，其中除非另有说明，否则相同的附图标记在各个视图中指代相同的部分。图1示出了根据本技术的基于RK3399芯片的转换电路的一个实施方案的功能框图；图2示出了根据本技术的基于RK3399芯片的转换电路的TYPEC接口引脚的一个实施方案的结构框图；图3示出了根据本技术的基于RK3399芯片的转换电路的链路模块的一个实本文档来自技高网...

【技术保护点】
1.一种基于RK3399芯片的转换电路，包括RK3399芯片模块、电源和PCIE芯片模块，其特征在于，所述转换电路包括：/n链路模块和至少一个第一电阻模块；/n所述RK3399芯片模块与所述链路模块一端连接，所述链路模块另一端与所述PCIE芯片模块连接，所述链路模块用于滤除所述RK3399芯片模块提供的差分时钟信号中的直流分量；/n所述RK3399芯片模块上的TYPEC接口的一个CC脚与所述至少一个第一电阻模块一端连接；所述至少一个第一电阻模块另一端接地；/n所述电源与所述链路模块另一端连接。/n

【技术特征摘要】
1.一种基于RK3399芯片的转换电路，包括RK3399芯片模块、电源和PCIE芯片模块，其特征在于，所述转换电路包括：
链路模块和至少一个第一电阻模块；
所述RK3399芯片模块与所述链路模块一端连接，所述链路模块另一端与所述PCIE芯片模块连接，所述链路模块用于滤除所述RK3399芯片模块提供的差分时钟信号中的直流分量；
所述RK3399芯片模块上的TYPEC接口的一个CC脚与所述至少一个第一电阻模块一端连接；所述至少一个第一电阻模块另一端接地；
所述电源与所述链路模块另一端连接。


2.根据权利要求1所述的转换电路，其特征在于，所述链路模块包括：一组差分电路；
所述一组差分电路耦合在所述RK3399芯片模块和所述PCIE芯片模块之间；所述一组差分电路，用于滤除所述RK3399芯片模块提供的一组差分时钟信号中的直流分量。


3.根据权利要求2所述的转换电路，其特征在于，所述一组差分电路包括：一组耦合电容器；
所述一组耦合电容器的一端连接到所述RK3399芯片模块，且所述一组耦合电容器另一端连接到所述PCIE芯片模块，所述一组耦合电容器用于滤除所述RK3399芯片模块提供的一组差分时钟信号中的直流分量。


4.根据权利要求3所述的转换电路，其特征在于，所述一组差分电路包括：第一电路和第二电路；
所述一组耦合电容器包括：第一耦合电容器和第二耦合电容器；
在所述第一电路中设置所述第一耦合电容器，所述第一耦合电容器一端连接到所述RK3399芯片模块，且所述第一耦合电容器另一端连接到所述PCIE芯片模块；
在所述第二电路中设置所述第二耦合电容器，所述第二耦合电容器一端连接到所述RK3399芯片模块，且所述第二耦合电容器另一端连接到所述PCIE芯片模块。


5.根据权利要求4所述的转换电路，其特征在于，所述转换电路还包括：第三电路和第四电路；
所述第三电路的一端...

【专利技术属性】
技术研发人员：卜彦斌，
申请(专利权)人：贝壳技术有限公司，
类型：新型
国别省市：天津;12