本发明专利技术的实施例一般针对一种使用接口频率调制以便能够实现非端接操作和功率降低的系统、方法和设备。在一些实施例中，一种设备包括具有端接模式的接口和与该接口耦合的功率管理控制器。该设备还可以包括与接口耦合的功率管理控制器。在一些实施例中，功率管理控制器能够动态地降低接口的工作频率并禁用端接模式，以便降低接口消耗的功率。还描述了其他实施例并且对这些其他实施例要求权利。
【技术实现步骤摘要】
本专利技术的实施例一般涉及集成电路的领域，更具体地说，涉及 用于接口频率调制以便能够实现非端接操作和功率降低的系统、方 法和设备。
技术介绍
例如存储器装置的集成电^各的工作频率不断地在提高。为了利 用这些高频率，将计算系统设计为以相应的频率沿它们的总线以及 在系统组件之间传输信号。当以高频率在系统组件之间(例如集成电路之间)传输和接收 数据时，可能遇到一些难题。总线的行为如同传输线路，其中阻抗 不匹配会导致信号反射和干扰效应。可以使用端接电阻来通过使阻 抗匹配以将信号反射最小化来维持互连上的信号质量。例如双数据速率(DDR) 2系统的一些常规存储器系统使用片 上端接来緩解信号劣化。术语片上端接(ODT)系指驻留在集成 电路上(例如控制器和/或存储器装置上)的端接电阻。当初始化计 算系统时可以设置ODT的值。在初始化之后，可以通过在初始化期 间设置的该值来激活或去活ODT。在常规系统中，使用端接才莫式的决策基于期望的最大工作频率 的信号一致性要求。术语端t妾模式系指在互连的一端或两端上 使用端接。当以端接模式工作时，端接可以恒定地处于启用中或可 以动态地将其开启和关闭(例如当在互连上发送传输和/或接收数据 时)。频繁地使用端接模式以支持常规系统的高数据速率。端接標式的使用引起功耗方面的显著代价。例如，端接模式可以支持较低阻 抗电流路径，这在互连上切换信号时和当在互连上保持信号不变时 都可能产生功耗。
技术实现思路
根据本专利技术的第一方面，本专利技术涉及一种设备，包括用于在互连上交换信息的接口 ，所述接口包括为从所述互连接收的信号提供端接电阻的端接模式，其中所述端接模式能够被动态地启用和禁用；以及与所述接口耦合的功率管理控制器，其中所述功率管理控制器能够 动态地降低所述接口的工作频率并禁用所述端接模式，以便降低所述接口消耗的功率。根据本专利技术的第二方面，本专利技术涉及一种方法，包括 检测到功率降低状况；至少部分地响应检测到所述功率降低状况，动态地降低与互连 耦合的接口的频率；以及动态地禁用与所述接口关联的端接模式。 根据本专利技术的第三方面，本专利技术涉及一种系统，包括 存傳器装置；以及与所述存储器装置耦合的集成电路，其中集成电路包括与所述存储器装置交换信息的接口 ，所述接口包括动态片上端接模式，以及与所述接口耦合的功率管理控制器，其中所述功率管理控制器能够动态地降低所述接口的工作频率并禁用所述接口的片上端接模式，以便降低所述接口消耗的功率。附图说明通过举例而非限定形式在附图中图示了本专利技术的实施例,其中 相似的引用编号系指相似的部件。图1是图示根据本专利技术实施例实现的计算系统的选定方面的框图。图2是图示根据本专利技术实施例实现的计算系统的选定方面的高 层框图。图3是图示根椐本专利技术实施例实现的功率管理控制器的选定方 面的框图。图4是图示根据本专利技术实施例使用接口频率调制以便能够实现 非端接操作和功率降低的方法的选定方面的高层流程图。图5是图示根据本专利技术实施例使用接口频率调制以便能够实现 存储器系统中的非端接操作和功率降低的方法的选定方面的流程图。图6是图示根据本专利技术实施例实现的电子系统的选定方面的框图。图7是图示根据本专利技术的备选实施例实现的电子系统的选定方 面的框图。具体实施方式本专利技术的实施例一般针对-种用于接口频率调制以便能够实观 非端接操作和功率降低的系统、方法和设备。在一些实施例中，一 种设备包括具有动态片上端接的接口和与该接口耦合的功率管理控 制器。术语功率管理控制器是对执行功率管理控制器的(至少 一些)功能的任何逻辑集合的简称。构成功率管理控制器的逻辑集 合可以基本上位于集成电路的一个区域中，或可以分布在多个不同的集成电路上。此外，还能以硬件、固件、软件或它们的任何组合 来实现功率管理控制器的多个方面。在一些实施例中，功率管理控 制器能够动态地降低接口的工作频率以使它低到足以能够实现非端 接操作。然后功率管理控制器可以禁用接口的动态片上端接模式。 因此，无论何时只要以较低频率模式操作接口是适合的，则可以节 省端接功率。图1是图示根据本专利技术实施例实现的计算系统的选定方面的框图。系统100包括通过互连118耦合在一起的集成电路110和集成电 路120。集成电路110和120几乎可以是任何集成电路，包括处理器、 控制器、存储器装置等。例如，在一些实施例中，集成电路110是存 储器控制器集线器，而集成电路120是动态随机存取存储器装置 (DRAM)。在备选实施例中，集成电路110和120的其中之一可以 是处理器或二者都可以是处理器。集成电路110包括核心逻辑112、接口 114和功率管理控制器 116。核心逻辑112可以是集成电路的几乎任何核心逻辑，包括例如 处理器核心、控制器、存储器阵列等。接口 114提供集成电路110和 互连118之间的接口。互连118可以是范围广泛的具有端接的接口的 ^f壬何互连，例如点到点互连或多分支互连。例如，在一些实施例中， 存储器互连118是DDR2总线。在此类实施例中，接口 114可以是 DDR控制器。在一些实施例中，接口 114包括为互连118提供端接 的端接逻辑115。功率管理控制器116使用动态接口频率调制来管理集成电路110 的一个或多个接口消耗的功率。在一些实施例中，控制器116检测功 率降低状况的指示。术语功率减低状况，，系指指示应该降低集成 电路消耗的功率的任何宽范围的状况。功率降低状况的示例包括且 不限于超温状况、触动阈值的带宽使用、和/或将集成电路置于降低 功率模式(例如电池优化模式)。在一些实施例中，如果控制器116检测到功率降低状况，则它 暂停(quiesces )接口 。然后控制器可以动态地降低接口的频率，直 到它足够低到不再需要端接模式为止。在一些实施例中，当充分降 低了接口的频率时，控制器禁用与接口关联的端接模式(例如端接 逻辑115和/或端接逻辑123)。则可以降低接口消耗的功率量，因为该接口不再被端接。在一些实施例中， 一旦频率已降低且端接模式 已被禁用，则控制器再次激活接口。下文参考图2-5进一步描述控制器116。为了易于图示，将功率管理控制器图示为单个功能框。但是要 认识到，功率管理控制器可以是执行功率管理控制器的(至少一些) 功能的任何逻辑集合。构成功率管理控制器的逻辑集合可以基本上 位于集成电路的一个区域中(例如集成电路110的区域中)，或者它 的多个方面可以几乎以任何方式分布在集成电路上，或它的多个方 面可以分布在几乎任何数量的不同集成电路上。此外，还能以硬件、 固件、软件或它们的任何组合来实现功率管理控制器的多个方面。集成电路120包括核心逻辑124和接口 122。核心逻辑124可以 是集成电路的几乎任何核心逻辑，包括例如处理器核心或存储器阵 列。接口 122提供集成电路120和互连118之间的接口 。在一些实施 例中，接口 122包括为互连118提供端接的端接逻辑123。图2是图示根据本专利技术实施例实现的计算系统的选定方面的高 层框图。计算系统200包括控制器202和两个存储器通道204。控制 器202可以是适用于至少部分地控制处理器(未示出)与一个或多 个集成电路(例如存储器装置)之间的信息传送的任何类型的控制 器。控制器202包括片上端接(O本文档来自技高网...
【技术保护点】
一种设备，包括：用于在互连上交换信息的接口，所述接口包括为从所述互连接收的信号提供端接电阻的端接模式，其中所述端接模式能够被动态地启用和禁用；以及与所述接口耦合的功率管理控制器，其中所述功率管理控制器能够动态地降低所述接口的 工作频率并禁用所述端接模式，以便降低所述接口消耗的功率。
【技术特征摘要】
US 2006-8-11 11/5026501.一种设备，包括用于在互连上交换信息的接口，所述接口包括为从所述互连接收的信号提供端接电阻的端接模式，其中所述端接模式能够被动态地启用和禁用；以及与所述接口耦合的功率管理控制器，其中所述功率管理控制器能够动态地降低所述接口的工作频率并禁用所述端接模式，以便降低所述接口消耗的功率。2. 如权利要求1所述的设备，其特征在于，所述接口和所述功 率管理控制器设在相同的集成电路上。3. 如权利要求1所述的设备，其特征在于，所述功率管理控制 器包括用于动态地控制所述接口的工作频率的频率控制逻辑。4. 如权利要求1所述的设备，其特征在于，所述功率管理控制 器包括用于动态地禁用或启用所述端接模式的端接控制逻辑。5. 如权利要求1所述的设备，其特征在于，所述功率管理控制 器包括用于检测功率降低状况的检测逻辑。6. 如权利要求5所述的设备，其特征在于，所述检测功率降低 状况的逻辑包括用于检测超温状况的逻辑。7. 如权利要求5所述的设备，其特征在于，所述检测功率降低 状况的逻辑包括用于检测所述互连的带宽使用低于阈值的指示的逻 辑。8. 如权利要求5所述的设备，其特征在于，所述检测功率降低 状况的逻辑包括用于检测所述设备处于电池优化模式的指示的逻辑。9. 如权利要求5所述的设备，其特征在于，所述检测功率降低 状况的逻辑包括用于检测高带宽代理与所述互连耦合的逻辑。10.如权利要求9所述的设备，其特征在于，所述高带宽代理是 图形引擎。11.如权利要求1所述的设备，其特征在于，所述互连包括存储 器互连。12. 如权利要求1所述的设备，其特征在于，所述互连包括处理 器互连。13. —种方法，包括 检测到功率降低状况；至少部分地响应检测到所述功率降低状况，动态地降低与互连 耦合的接口的频率；以及动态地禁用与所述接口关联的端接模式。14. 如权利要求13所述的方法，其特征在于，检测到功率降...
【专利技术属性】
技术研发人员：J威尔科克斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。