用以控制通用序列总线装置运作的电路制造方法及图纸

一种用以控制通用序列总线装置运作的电路，其包含一变频器、一通用序列总线实体层及一通用序列总线核心。该电路接收具有一第一频率的一第一时钟脉冲，该第一频率不为一通用序列总线指定频率的因子。该变频器将该第一时钟脉冲变频为具有一基础频率的一基础时钟脉冲，而该基础频率为该通用序列总线指定频率的因子。该通用序列总线实体层依据该基础时钟脉冲运作，并容许该通用序列总线经由其与一外部通用序列总线装置进行通信。该通用序列总线核心则用以控制于该通用序列总线核心与该通用序列总线实体层间传送的平行数据。本发明专利技术的用以控制通用序列总线装置运作的电路大大降低了成本。

【技术实现步骤摘要】

本专利技术相关于通用序列总线(USB)，尤指一种用来控制USB装置运作的 电路(CIRCUIT FOR CONTROLLING OPERATIONS OF UNIVERSAL SERIAL BUS DEVICE)。
技术介绍
通用序列总线是由部分科技业领导者所开发出的一种联机规格，其具有 易使用、扩充性佳、以及高速等等的特性。自1995年发表以来，其运作速 度已由起初的12Mbps发展到今日的480Mbps，使用者常可在各种电子产品 上发现它的踪迹。图1为一用以控制USB装置运作的电路100的示意图。电路100为一 系统单芯片(SOC)，其包含有三个主要的功能方块 一特定应用电路 (application-specific circuit)120、 一通用序列总线核心(USB core)140与一通用 序列总线实体层(USB PHY)160。一通用序列总线2.0收发器宏电路单元接口(USB 2.0 Transceiver Macrocell Interface, UTMI)与一 UTMI+低针脚数接口 (UTMI+ Low Pin Interface, ULPI)可作为USB核心1本文档来自技高网...

【技术保护点】
一种用以控制一ＵＳＢ装置运作的电路，该电路依具有一第一频率的一第一时钟脉冲运作，所述第一频率不为一通用序列总线指定频率的因子，所述电路包含有：一变频器，用来将所述第一时钟脉冲变频为具有一基础频率的一基础时钟脉冲，所述基础时钟脉冲为所 述通用序列总线定频率的一因子；一ＵＳＢ实体层，耦接于所述变频器，所述ＵＳＢ实体层依据所述基础时钟脉冲运作，用以容许所述ＵＳＢ装置与一外部ＵＳＢ装置进行通信；以及一ＵＳＢ核心，耦接于所述ＵＳＢ实体层，用来控制传送于所述ＵＳＢ核 心与所述ＵＳＢ实体层间的平行数据。

【技术特征摘要】
US 2006-9-11 11/530,8781. 一种用以控制一USB装置运作的电路，该电路依具有一第一频率的 一第一时钟脉冲运作，所述第一频率不为一通用序列总线指定频率的因子，所述电路包含有一变频器，用来将所述第一时钟脉冲变频为具有一基础频率的一基础时钟脉冲，所述基础时钟脉冲为所述通用序列总线定频率的一因子；一USB实体层，耦接于所述变频器，所述USB实体层依据所述基础时钟脉冲运作，用以容许所述USB装置与一外部USB装置进行通信；以及 一USB核心，耦接于所述USB实体层，用来控制传送于所述USB核心与所述USB实体层间的平行数据。2. 如权利要求1所述的电路，其中，所述变频器包含有一乘法器，用来将所述第一时钟脉冲变频为具有一第二频率的一第二时 钟脉冲，所述第二频率与所述通用序列总线指定频率至少存在一公因子；以 及一除法器，耦接于所述乘法器及所述USB实体层，用来将所述第二时 钟脉冲变频为具有所述基础频率的所述基础时钟脉冲。3. 如权利要求2所述的电路，其中，所述USB实体层包含有-一序列接口引擎，用以容许所述USB装置与所述外部USB装置进行通信；以及一锁相回路，耦接于所述除法器及所述序列接口引擎，用来将所述基础 时钟脉冲变频为具有所述通用序列总线指定频率的一通用序列总线指定时 钟脉冲，并将所述通用序列总线指定时钟脉冲提供给所述序列接口引擎以作 为所述序列接口引擎运作的依据。4. 如权利要求l所述的电路，其中，所述变频器包含有-一除法器，用来将所述第一时钟脉冲变频为具有一第二频率的一第二时 钟脉冲，所述二频率为所述通用序列总线指定频率的一因子；以及一乘法器，耦接于所述除法器及所述USB实体层，用来将所述第二时 钟脉冲变频为具有所述基础频率的所述基础时钟脉冲。5. 如权利要求4所述的电路，其中，所述USB实体层包含有 一序列接口引擎，用以容许所述USB装置与所述外部USB装置进行通信；以及一锁相回路，耦接于所述乘法器及所述序列接口引擎，用来将所述基础 时钟脉冲变频为具有所述通用序列总线指定频率的一通用序列总线指定时 钟脉冲，并将所述通用序列总线指定时钟脉冲提供给所述序列接口引擎以作 为所述序列接口引擎运作的依据。6. 如权利要求l所述的电路，其中，所述变频器包含有 一子转换器，用来将所述第一时钟脉冲变频为具有一第二频率的一第二时钟脉冲，所述二频率高于所述通用序列总线指定频率；以及一除法器，耦接于所述子转换器及所述USB实体层，用来将所述第二 时钟脉冲变频为具有所述基础频率的所述基础时钟脉冲。7. 如权利要求6所述的电路，其中，所述USB实体层包含有 一序列接口引擎，用以容许所述USB装置与所述外部USB装置进行通信；以及一锁相回路，耦接于所述除法器及所述序列接口引擎，用来将所述基础 时钟脉冲变频为具有所述通用序列总线指定频率的一通用序列总线指定时 钟脉冲，并将所述通用序列总线指定时钟脉冲提供给所述序列接口引擎以作 为所述序列接口引擎运作的依据。8. 如权利要求1所述的电路，其中，所述变频器包含有 一第一乘法器，用来将所述第一时钟脉冲变频为具有一第二频率的一第二时钟脉冲，所述第二频率与所述通用序列总线指定频率至少存在一公因 子； 一第一除法器，耦接于所述第一乘法器，用来将所述第二时钟脉冲变频 为具有一第三频率的一第三时钟脉冲，所述第三频率为所述通用序列总线指定频率的一因子；以及一第二乘法器，耦接于所述第一除法器，用来将所述第三时钟脉冲变频 为具有所述基础频率的所述基础时钟脉冲，所述基础频率等...

【专利技术属性】
技术研发人员：吴俊晓，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]