一种基于交流B码的千兆网NTP时间服务器制造技术

本发明专利技术涉及时间同步技术领域，尤其涉及一种基于交流B码的千兆网NTP时间服务器，解决了现有技术缺乏将交流B码用于NTP时间服务器中的时间同步的问题。NTP时间服务器包括：交流B码解码电路、microblaze软核处理器、DDR3控制器、千兆MACIP核及千兆PHY芯片；其中，所述DDR3控制器、所述交流B码解码电路、所述千兆MACIP核分别与所述microblaze软核处理器相连；所述千兆MACIP核外接所述千兆PHY芯片，所述千兆PHY芯片外接NTP数据传输接口；所述microblaze软核处理器将读取到的所述交流B码解码电路解码得到的直流DC码格式的时间信息转换为NTP格式的时间信息，并将转换后的NTP格式的时间信息填到NTP协议中，然后经由千兆MACIP核及PHY芯片输出NTP格式的时间信息至NTP数据传输接口。

【技术实现步骤摘要】
一种基于交流B码的千兆网NTP时间服务器
本专利技术涉及时间同步
，尤其涉及一种基于交流B码的千兆网NTP时间服务器。
技术介绍
IRIG(Inter-RangeInstrumentationGroup)是美国靶场司令部委员会的下属机构靶场仪器组的简称。IRIG串行时间码共有六种格式，即A、B、D、E、G、H，其中，IRIG-B格式时间码(以下简称B码)以其时间信息含量丰富、易传输、易理解等特点，广泛应用于电力、通信、军事等领域。B码的时帧速率为1帧/s，包含100位信息，分别表示BCD时间信息和控制功能信息，同时，也可从串行时间码中提取出频率为1Hz、10Hz和100Hz的脉冲信号。IRIG-B格式时间码由两种接口形式：直流B码和交流B码。交流B码采用600Ω平衡接口，为1kHz标准调幅正弦波，正弦波的正交过零点与码元的上升沿对齐。交流B码正弦波的幅值大小与直流B码的高、低电平对应，调制比通常也设置为3∶1，调制方式如图1所示。NTP协议的全称是网络时间协议，其目的是通过网络传递统一的、标准的时间，应用于时间服务器和客户端之间，实现客户端和服务器的时间同步，从而使网络内所有设备的时钟保持一致。服务器和客户端的概念是相对而言的，提供时间标准的设备称为时间服务器，接收时间同步的设备称为客户端。由于NTP协议中用到的标准时间信息应为NTP格式的时间信息，因此，如果将现有的交流B码用于NTP时间服务器中的时间同步，是急需解决的问题。
技术实现思路
鉴于上述的分析，本专利技术实施例旨在提供一种基于交流B码的千兆网NTP时间服务器，用以解决现有技术缺乏将交流B码用于NTP时间服务器中的时间同步的问题。本专利技术实施例提供了一种基于交流B码的千兆网NTP时间服务器，所述时间服务器包括：交流B码解码电路、microblaze软核处理器、DDR3控制器、千兆MACIP核及千兆PHY芯片；其中，所述DDR3控制器、所述交流B码解码电路、所述千兆MACIP核分别与所述microblaze软核处理器相连；所述千兆MACIP核外接所述千兆PHY芯片，所述千兆PHY芯片外接NTP数据传输接口；所述microblaze软核处理器将读取到的所述交流B码解码电路解码得到的直流DC码格式的时间信息转换为NTP格式的时间信息，并将转换后的NTP格式的时间信息填到NTP协议中，然后经由千兆MACIP核及PHY芯片输出NTP格式的时间信息至NTP数据传输接口。在上述方案的基础上，本专利技术实施例还做出了如下改进：进一步，所述microblaze核内嵌在FPGA上；所述DDR3控制器用于为所述microblaze软核处理器提供内存空间。进一步，所述交流B码解码电路包括：比较器、RC电路、D触发器、累加器、数字低通滤波器及解码器；其中，所述比较器，正输入端用于接收基准电压，负输入端用于连接所述RC电路的分压端，输出端连接所述D触发器的输入端；所述D触发器的输出端分别连接所述累加器的输入端和所述RC电路的反馈端；所述RC电路的输入端用于接收所述交流B码；所述累加器的输出端连接所述数字低通滤波器的输入端，所述数字低通滤波器的输出端与所述解码器的输入端相连，所述解码器的输出端用于输出解码得到的时间信息。进一步，所述比较器、D触发器、累加器、数字低通滤波器及解码器采用FPGA实现；所述比较器为所述FPGA器件中的LVDS缓冲器。进一步，所述交流B码解码电路还包括电阻R1、R2；电源经串联的R1、R2后接地，将所述电阻R1和R2之间的节点电压作为所述基准电压。进一步，所述RC电路包括电阻R3、R4及电容C；所述电阻R3的一端分别与所述电阻R4的一端、电容C的一端相连，所述电阻R3的所述一端为所述RC电路的分压端；所述电容C的另一端接地；所述电阻R3的另一端为所述RC电路的输入端；所述电阻R4的另一端为所述RC电路的反馈端。进一步，根据公式(1)-(3)确定所述电阻R3、R4的取值：Vin/Vcc＝R3/R4(1)τ＝(R3//R4)*C(2)τ*Fclk∈[200，1000](3)其中，Vin表示所述交流B码的最大电压，Vcc表示工作电压，Fclk表示工作频率，R3//R4表示电阻R3和R4并联后的电阻；根据公式(4)确定所述电阻R1、R2的取值：Vin*R4/(R3+R4)＝Vcc*R2/(R1+R2)(4)。进一步，所述解码器通过执行以下过程解析出时间信息：所述解码器接收所述数字低通滤波器输出的数字采样值，并在每一采样触发脉冲的上升沿时刻读取当前时刻的所述数字采样值；若连续读取到两个直流B码的“P”码，则将以所述两个直流B码的“P”码中的第二个直流B码的“P”码为起点、并等待992个所述采样触发脉冲的上升沿后的中间电压时刻作为准秒时刻；并以所述准秒时刻为起点，获取当前秒中的码元值：若连续读取到的8个采样最大值后又连续读取到的2个采样最小值，则解析为直流B码中的“P”码；若连续读取到5个采样最大值后又连续读取到的5个采样最小值，则解码为直流B码中的“1”码；若连续读取到2个采样最大值后连续读取到的8个采样最小值，则解码为直流B码中的“0”码。进一步，所述采样触发脉冲是占空比为50％的1KHz的方波，所述采样触发脉冲信号与所述交流B码的关系为：每检测到交流B码的波峰，采样触发脉冲的值变为“1”；每检测到交流B码的波谷，采样触发脉冲的值变为“0”。进一步，所述数字低通滤波器输出的数字采样值的采样最小值对应于所述交流B码的最小电压；所述数字低通滤波器输出的数字采样值的采样最大值对应于所述交流B码的最大电压；所述中间电压umid：其中，umax表示交流B码的最大电压，umin表示交流B码的最小电压。与现有技术相比，本专利技术至少可实现如下有益效果之一：本专利技术提供的基于交流B码的千兆网NTP时间服务器，能够将交流B码解码电路输出的直流DC码格式的时间信息转换为NTP格式的时间信息，并将转换后的NTP格式的时间信息作为时间标准应用于时间服务器和客户端之间，通过在网络中传输统一的标准时间，实现客户端和服务器的时间同步，从而使网络内所有设备的时钟保持一致。需要说明的是，服务器和客户端的概念是相对而言的，提供时间标准的设备称为时间服务器，接收时间同步的设备称为客户端。同时，本专利技术提供的交流B码解码电路，能够利用低成本的器件完成交流B码的解码，免去了现有技术中复杂的交流B码解码电路(比如，迟滞过零比较检测电路、高速AD模数转换电路等)的使用，电路复杂度较低，方案简单易行，具有较强的实用性。本专利技术中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本专利技术的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的本文档来自技高网...

【技术保护点】
1.一种基于交流B码的千兆网NTP时间服务器，其特征在于，所述时间服务器包括：交流B码解码电路、microblaze软核处理器、DDR3控制器、千兆MAC IP核及千兆PHY芯片；其中，/n所述DDR3控制器、所述交流B码解码电路、所述千兆MAC IP核分别与所述microblaze软核处理器相连；所述千兆MAC IP核外接所述千兆PHY芯片，所述千兆PHY芯片外接NTP数据传输接口；/n所述microblaze软核处理器将读取到的所述交流B码解码电路解码得到的直流DC码格式的时间信息转换为NTP格式的时间信息，并将转换后的NTP格式的时间信息填到NTP协议中，然后经由千兆MAC IP核及PHY芯片输出NTP格式的时间信息至NTP数据传输接口。/n

【技术特征摘要】
1.一种基于交流B码的千兆网NTP时间服务器，其特征在于，所述时间服务器包括：交流B码解码电路、microblaze软核处理器、DDR3控制器、千兆MACIP核及千兆PHY芯片；其中，
所述DDR3控制器、所述交流B码解码电路、所述千兆MACIP核分别与所述microblaze软核处理器相连；所述千兆MACIP核外接所述千兆PHY芯片，所述千兆PHY芯片外接NTP数据传输接口；
所述microblaze软核处理器将读取到的所述交流B码解码电路解码得到的直流DC码格式的时间信息转换为NTP格式的时间信息，并将转换后的NTP格式的时间信息填到NTP协议中，然后经由千兆MACIP核及PHY芯片输出NTP格式的时间信息至NTP数据传输接口。


2.根据权利要求1所述的基于交流B码的千兆网NTP时间服务器，其特征在于，
所述microblaze核内嵌在FPGA上；
所述DDR3控制器用于为所述microblaze软核处理器提供内存空间。


3.根据权利要求1所述的基于交流B码的千兆网NTP时间服务器，其特征在于，所述交流B码解码电路包括：比较器、RC电路、D触发器、累加器、数字低通滤波器及解码器；其中，
所述比较器，正输入端用于接收基准电压，负输入端用于连接所述RC电路的分压端，输出端连接所述D触发器的输入端；
所述D触发器的输出端分别连接所述累加器的输入端和所述RC电路的反馈端；所述RC电路的输入端用于接收所述交流B码；
所述累加器的输出端连接所述数字低通滤波器的输入端，所述数字低通滤波器的输出端与所述解码器的输入端相连，所述解码器的输出端用于输出解码得到的时间信息。


4.根据权利要求3所述的基于交流B码的千兆网NTP时间服务器，其特征在于，所述比较器、D触发器、累加器、数字低通滤波器及解码器采用FPGA实现；所述比较器为所述FPGA器件中的LVDS缓冲器。


5.根据权利要求3或4所述的基于交流B码的千兆网NTP时间服务器，所述交流B码解码电路还包括电阻R1、R2；
电源经串联的R1、R2后接地，将所述电阻R1和R2之间的节点电压作为所述基准电压。


6.根据权利要求5所述的基于交流B码的千兆网NTP时间服务器，其特征在于，所述RC电路包括电阻R3、R4及电容C；
所述电阻R3的一端分别与所述电阻R4的一端、电容C的一端相连，所述电阻R3的所述一端为所述RC电路的分压...

【专利技术属性】
技术研发人员：陈果，陈建波，陈园园，郭文斌，
申请(专利权)人：北京航星机器制造有限公司，
类型：发明
国别省市：北京;11