高可靠性数字集成电路设计方法技术

一种高可靠性数字电路的设计方法，在用传统ＥＤＡ设计流程得到网表文件后，将网表转换为超图，并基于超图的细粒度划分方法，允许设计者仅通过按传统ＥＤＡ方法描述电路，以及指定某种故障防卫技术以及某种可靠性指标，即可以自动的完成向电路中添加所指定的故障防卫技术，以得到具有高可靠性的容错电路的数字集成电路。

【技术实现步骤摘要】

本专利技术涉及一种数字集成电路设计方法，具体涉及的是高可靠性数字 集成电路的自动设计方法。
技术介绍
研究高可靠性数字集成电路的自动设计方法是很有必要的。目前集成 电路的规模日益扩大，单一集成电路上所容纳的晶体管数量越来越多，甚至处理器核、存储器、DSP核等功能模块也被集成到单一芯片中形成SOC (System on Chip,片上系统)。这使得集成电路的复杂度日益增加。而按 照容错领域的基本观点，越复杂的系统可靠性越低。另一方面，集成电路 的特征尺寸呈现递减趋势，这导致了电迁移、栅氧化层击穿等失效情况发 生的概率增加，从而引起永久故障；同时具有小特征尺寸的集成电路也更 易于受到高能粒子射线等的影响，出现单粒子反转(SEU， Single Event Upset),形成瞬时故障。上述两方面的原因使得可靠性成为集成电路设计 中必须解决的问题。在专用集成电3各(ASIC， Application Specific Integrated Circuit)及现 场可编程门阵列(FPGA, Field Programmable Gate Array ) i殳计领域，电子 设计自动化(EDA)的工具及方法被广泛使用。其设计流程包括*设计人员使用硬件描述语言或原理图对目标电路建立寄存器传输级(RTL, Register Transfer Level)或门级模型； *使用EDA工具对所建立的RTL级或门级模型进行分析、综合，以生成门级网表；以及 *将所生成的网表映射到物理FPGA器件(布局、布线)，并产生可 用于在物理FPGA器件上实现所设计电路的配置文件。然而，目前的EDA工具和方法并不能根据可靠性需求(包括诸如 MTTF (Mean Time to Failure,平均无故障时间)等可靠性评价参数) 和所选定的故障防卫技术(故障防卫技术包括避错技术、故障掩蔽技术、 系统重组技术和失效安全技术等。在电路设计领域常用的故障防卫技术 包括三模冗余(TMR， Triple Modular Redundancy )、成对备份 (pair-and-spare)、 一致性检测、检错纠错编码等。(本领域技术人员了 解上述技术))自动产生高可靠性的电路。现阶段，通常通过选用具有 高可靠性的电子器件(如防辐射器件等)，或者由设计人员手工描述将 用于所设计电路的故障防卫技术，来提高所设计电路的可靠性。选用具有高可靠性的电子器件不但成本高，并且这些器件在逻辑门 容量和速度等性能指标上往往落后于同时期的普通器件。这些缺点制约 了基于高可靠性的电子器件的设计方案的实用范围。而在EDA设计流程中，如果采用手工描述将用于所设计电路的故障防卫技术的方式，则需要改变所设计电路的结构，增加新的功能部件。 这样做不仅给设计人员带来繁冗的工作负担，也难以实现高效率(占用 硬件资源少)的容错设计。具体地说，由于器件内部的可用逻辑资源有 限，在使用同样数量冗余资源的情况下应该通过合理的实施故障防卫技 术而使得所设计电路的可靠性最大。这就需要对电路进行划分，设置多 个彼此隔离的划分区以便提高电路的容错能力。按照EDA设计流程，设 计人员可以在RTL建模时对电路进行划分，将电路分隔成多个彼此隔离 的区块。通常是按功能模块(或子模块)对电路进行划分。对每个划分 区，可以采用诸如TMR的冗余技术，以容忍该划分区中可能出现的电路 故障，并继而提高所设计电路整体的可靠性。每个采用TMR冗余技术的 划分区能够容忍该划分区中(不包括表决器部分电路)的一处故障。然 而，这种划分方法下，划分区的大小取决于功能模块(或子模块)的大 小，因此难以保证划分的均匀性。以ISPD98(参看C JAlpert.TheISPD98 circuit benchmark suite. In Proc. of the Intl. Symposium of Physical Design, 1998, pages 80-85.)基准电路ibm01为例，它包含12752个模块，最大的 模块占电路整体面积的6.37%。本领域技术人员可以意识到该电路中最 大的划分区将成为制约所设计电路整体可靠性的短板。这一 问题只能通 过更细粒度(例如门级)的划分来解决。然而对于具有超过10万个晶体 管的超大规模集成电路而言，由设计人员手工进行门级划分显然不具有 可行性。因此，为了尽可能的提高所设计电路的容错效率，需要在EDA流 程中引入细粒度的自动划分方法。在对电路进行自动化的细粒度划分中 有两个关键问题一是要确定划分区的大小，即划分的粒度，或者说，每个划分区中 将包含多少电路元件；以及二是要采用合适的策略将电路分割为指定大小的若干划分区，每个 划分区中包含具有一定连接关系的元件，使所设计电路的可靠性最高， 并使该电路占用的芯片面积和该电路上的电信号之间的传输延迟开销 尽量低。在BulletProof: A Defect-Tolerant CMP Switch Architecture ( K Constantinidesz， S Plazaz， J Blomez, et al. . High-Performance Computer Architecture 2006. The Twelfth International Symposium on 11-15 Feb. 2006, pages 5-16.)中指出(1)对于如何选择划分区的数量，以TMR方法为例，如果整体使 用TMR (即一个划分区)，只能容忍l个故障；如果划分成两个区分别 使用TMR,则每个区能容忍1个故障，容错能力得到了提高；极端情 况下，如果每个门都作为一个独立的划分区，由于增加了与原始设计同 等数量的表决门，其TMR划分区带来的可靠度的增加由于无法抵偿在 TMR增加表决门而增加电路复杂度所引起的可靠度下降，使得整体可 靠度反而低于不使用TMR的原始设计。对于特定电路，通过对不同的 划分区数量进行实验的方法，可以确定将得到最佳的可靠度的划分区数 量。(2)对于在给定划分区数量的情况下，如何对电路进行划分使得 开销最小，解决方法是使用超图来描述电路，并使用以超图的割的数量 最小为目标的超图划分算法对该超图所代表的电路进行划分。超图的 割定义为所包含的顶点不全在一个划分区内的超边(即被划分区 所割断的超边)的数量。超图的割对应于电路中需要穿过划分区的 信号，也就是每个TMR分区中需要进行表决的信号。假定每个这样的 信号需要一个表决门的额外开销，这会增加系统复杂度，并继而使得电 路的可靠性降低。如果选择使得割最小的划分方式，在划分数不变的情 况下就可望带来最小的可靠性损失，从而使整体可靠性最大。然而，对于第一个问题，作者没有给出如何确定最佳划分数的具体 方法。对于第二个问题，引入的表决门最少未必表示整体可靠性最大。 因为电路的各个功能模块之间的连线的数量不是均匀的，所以，对应的 最小割的划分方案也未必是划分区绝对均匀的。如杲某一种方案能够使 得割减小1，却造成最大划分区的面积增加100,则反而引起整体可靠 性降低。因此超图划分算法对电路进行划分时，应该以电路整体可靠性 为目标，而不是割的数量的最小化。由此可见，现有的EDA方法除了将用户所本文档来自技高网...

【技术保护点】
一种高可靠性数字电路的设计方法，包括用硬件描述语言描述要设计的目标电路，对所述目标电路进行综合，得到相应的电路的网表形式的描述，以及对以所述网表形式描述的电路进行布局和布线，并将其映射到物理器件的步骤，其特征在于所述高可靠性数字电路的设计方法，在综合得到网表和对网表进行布局布线的步骤之间，还包括以下步骤：选择特定的故障防卫技术和特定的可靠性指标；将网表形式的数字电路设计描述转换为超图；依据由所述特定的故障防卫技术以及所述特定的可靠性指标而建立的特定的优 化目标函数，对所述超图进行划分，得到具有最佳划分的超图；以及对所述最佳划分的超图，应用所述特定的故障防卫技术进行防护，并将所得的新的超图转换回网表形式的数字电路设计描述，所述网表形式的数字电路设计描述对应于具有高可靠性的数字电路；　 　其中，依据由所述特定的故障防卫技术以及所述特定的可靠性指标而建立的特定的优化目标函数的步骤，进一步包括：建立目标电路的可靠性指标随超图的特征参数而变化的函数；以及将所述函数作为超图优化的目标函数。

【技术特征摘要】
1.一种高可靠性数字电路的设计方法，包括用硬件描述语言描述要设计的目标电路，对所述目标电路进行综合，得到相应的电路的网表形式的描述，以及对以所述网表形式描述的电路进行布局和布线，并将其映射到物理器件的步骤，其特征在于所述高可靠性数字电路的设计方法，在综合得到网表和对网表进行布局布线的步骤之间，还包括以下步骤选择特定的故障防卫技术和特定的可靠性指标；将网表形式的数字电路设计描述转换为超图；依据由所述特定的故障防卫技术以及所述特定的可靠性指标而建立的特定的优化目标函数，对所述超图进行划分，得到具有最佳划分的超图；以及对所述最佳划分的超图，应用所述特定的故障防卫技术进行防护，并将所得的新的超图转换回网表形式的数字电路设计描述，所述网表形式的数字电路设计描述对应于具有高可靠性的数字电路；其中，依据由所述特定的故障防卫技术以及所述特定的可靠性指标而建立的特定的优化目标函数的步骤，进一步包括建立目标电路的可靠性指标随超图的特征参数而变化的函数；以及将所述函数作为超图优化的目标函数。2. 根据权利要求1中所述的高可靠性数字电路的设计方法，其中所述 特定的故障防卫技术，是三模冗余技术、成对备份技术、 一致性检测技术 以及检错纠错编码技术。3. 根据权利要求1中所述的高可靠性数字电路的设计方法，其中所述 特定的可靠性指标，包括平均无故障时间、造成失效的平均缺陷数、硅保 护因子、到产品寿命T时电路的可靠性、保持可靠性高于某个阈值r的产 品寿命T。4. 根据...

【专利技术属性】
技术研发人员：周密，尚利宏，张炯，金惠华，
申请(专利权)人：北京航空航天大学，
类型：发明
国别省市：11[中国|北京]