【技术实现步骤摘要】
本专利技术的实施例一般涉及。例子包括例如可在内置自测 试(BIST)中使用的高速输入/输出电路(HSIO)的测试电路和方法。
技术介绍
商业集成电路(IC)(芯片)的价格不断受到压力但某些测试的成本即使不增加也 往往维持不变,与常规的数字计数器电路比较HISO的测试成本可能更高,因为它 可能更难以进行HISO测试工作并可能需要另外的专用高级自动测试设备(ATE)。 期望开发可加速生产测试发展并可提供灵活的测试接口的HISO测试电路和方法 以适应宽范围的测试应用。这种测试电路和方法可降低总的成本并增加产品的价 值。HISO中的BIST通常在发送器电路(TX)和接收器电路(RX)中使用伪随机二进 制序列(PRBS)生成器。图1中示出了常规的PRBSBIST的例子,其中大写字母Di 表示8比特数据测试向量而大写字母Ei表示发送器12(TX)中生成的10比特码字。 接收器14(RX)的对应动作用小写字母dj和ei表示。将8比特数据和10比特码字的 流包围在箭头括号e...中表示测试模式的开始和结束JRBS生成器18提供序列 〉...D3D2D^,该序列由编码器22编码以形成编码序列〉…E3E2E^,向其添加控制 字符^(可以是大量的控制字符)以形成测试模式>...£必£^>。接收器将控制字符 用于识别编码测试模式的开始。编码测试模式由串行器24串行化并通过信道28 提供给RX 14的解串器32。解串器32将接收的编码测试模式>...63^11^>提供给 解码器38,解码器38提供经解码的接收序列〉…d3d2d^。可在将测试模式提供给 解码 ...
【技术保护点】
一种装置,包括: 导体;以及 发送器,包括发送器测试电路,以将测试属性嵌入测试模式信号并将所述测试模式信号发送到所述导体。
【技术特征摘要】
US 2006-11-15 60/859,355;US 2007-4-30 11/742,3581.一种装置,包括导体;以及发送器,包括发送器测试电路,以将测试属性嵌入测试模式信号并将所述测试模式信号发送到所述导体。2. 如权利要求1所述的装置,其特征在于,所述测试属性包括类签名的 序列。3. 如权利要求1所述的装置,其特征在于,所述测试模式信号包括由所 述发送器测试电路修改的码字的顺序模式。4. 如权利要求l所述的装置,其特征在于,所述发送器测试电路包括 测试编码函数,以响应于来自信号流的位提供经编码的位;以及 类生成函数,以响应于所述经编码的位和控制信号提供类签名序列,其中所述类签名序列包含在所述测试属性中。5. 如权利要求4所述的装置,其特征在于,来自所述流的位是来自所述 流中的信号段的第一组位置,并将所述类签名的序列插入所述信号段的第二组 位置中。6. 如权利要求4所述的装置,其特征在于,所述信号段是码字。7. 如权利要求4所述的装置,其特征在于,所述信号段是数据段。8. 如权利要求4所述的装置,其特征在于,所述测试编码函数中的至少 一个包括门,以接收配置控制位来提供另外的编码可能性。9. 如权利要求4所述的装置,其特征在于,所述测试编码函数和所述类 生成函数分别包括异-OR门。10. 如权利要求4所述的装置,其特征在于,所述发送器测试电路还包括 模式源,以提供所述流和控制信号生成器以生成所述控制信号。11. 如权利要求l所述的装置,其特征在于,所述发送器测试电路包括至 少一个测试编码函数,以响应于来自信号流的位提供至少一位宽度的经编码的 位。12. 如权利要求l所述的装置,其特征在于,所述发送器测试电路包括至 少一个类生成函数,以响应于所述经编码的位和控制信号提供至少一位宽度的类签名,其中将类签名插入所述数据段。13. 如权利要求l所述的装置,其特征在于,所述发送器测试电路包括模 式源和调制器,以调制在生成所述测试模式信号中使用的所述模式源的输出。14. 一种装置,包括导体,用于携带具有嵌入的测试属性的测试模式信号;以及接收器测试电路,用于接收所述测试模式信号和提取所述测试属性,并确 定所述提取的测试属性是否匹配期望的测试属性。15. 如权利要求14所述的装置,其特征在于,所述接收器测试电路包括 响应于来自所述测试模式信号的信号段的第一组位置的位提供经编码的信号 的测试编码函数。16. 如权利要求15所述的装置,其特征在于,所述接收器测试电路包括 响应于所述经编码的信号和控制信号生成期望的类签名序列的电路,并且其中 所述期望的类签名序列用于确定所述提取的测试属性是否匹配所述期望的测 试属性。17. 如权利要求16所述的装置,其特征在于,响应于来自所述信号段的 第二组位置的位形成所述期望的...
【专利技术属性】
技术研发人员:C苏,HC金,G安,
申请(专利权)人:晶像股份有限公司,
类型:发明
国别省市:US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。