计算机系统中基本输出入系统的更新工具技术方案

本发明专利技术公开一种基本输出入系统的更新工具，适用于计算器的韧体更新，而此更新工具包括第一插座、第二插座以及接口板。其中，第一插座具有多个第一脚位及至少一个第一预定脚位，用以插入第一芯片。第二插座具有多个第二脚位及至少第二预定脚位，用以插入第二芯片。接口板具有多个连通路径使这些第一脚位与这些第二脚位对应连接，其中，接口板具有线路使第二预定脚位电连接至这些第二脚位其中之一。

【技术实现步骤摘要】

本专利技术是有关于一种工具，且特别是有关于一种更新计算器等装置中 的基本输入输出系统的工具。
技术介绍
近几年来，由于计算器的快速发展，连带的也使得相关对应周边硬件也需要提供相关配合。其中母板(motherboard)更是尤为重要，母板的主要功 能是在于提供中央处理器(center process unit, CPU)与各接口周边作为数据 交换传递的平台。因此为维持计算器作业时的稳定，所以需要将母板的基 本输入输出系统(basic input output system,以下称BIOS)作定期的更新。 BIOS的主要功能是提供中央处理器于开机时所需的指令及数据。母板多将 BIOS存放于各类型的非电性挥发内存(nonvolatile memory)芯片里。非电性 挥发内存的特性就是储存于其中的数据，不会因为停止供电之故而消失。 目前常用的内存类型有只读存储器(readonlymemory)、可电性程序化内存 (electrically programmable ROM)、可电性抹写禾呈序化内存(electrically erasable programmable nonvolatile memory)或闪存(flash memory)。以往厂商在母板上设置插座(socket)，由此将储存BIOS的内存置入于 之中。由于近来为了母板制作成本的考虑，取而代之的是将储存BIOS的内 存直接焊接于母板上。 一旦BIOS发生问题时，则只能将母板送回原厂或是 透用解焊的动作将该内存做更换。于是为解决前述的BIOS更新问题，美国专利案号2005/0262398Al中 揭露一种用以更新BIOS的排线式更新工具。请参考图1所示为现有的排线 式更新工具的架构示意图。排线式更新工具10装置包括有上层插座50、电 路层52、下层插座51、第一排线101、第二排线102、第三排线103以及 按钮开关100。上层插座50与下层插座51则分别设置于电路层52的两侧。 上层插座50用以嵌入第一内存110，另外下层插座51则是套于母板(图中未示)上的第二内存120。排线式更新工具10是利用切换开关100来控制切换第一内存110与第 二内存120的禁/致能状态。在开机之前，分别将第一内存110与第二内存 120置入于排线式更新工具10中，并通过设定按钮开关100而将第一内存 110设为致能状态(enable)、第二内存120设为禁能状态(disable)。当完成开 机后，则通过设定按钮开关100而将第一内存110设为禁能状态，第二内 存120设为致能状态。使用者再将欲烧录的相关档案数据加载计算机系统 中。完成上述的步骤，使用者开始将档案烧录至第二内存120之中。虽然上述现有的技术在更新BIOS时，可以免于拆除内存，但是更新 BIOS的过程中还需由人工操作按钮开关100以切换第一、第二内存 110 120。而且该工具10需外接排线(第一排线101、第二排线102、第三 排线103)与按钮开关100,使得在安装或使用时容易因为拉扯而导致工具 的脱落，增加更新BIOS时的风险。还有在更新BIOS时如果不小心误触切 换开关100,则将会造成第二内存120的内存数据毁损。
技术实现思路
本专利技术的目的就是提供一种基本输出入系统的更新工具，可方便地更 新计算器中的储存基本输入输出系统的芯片。本专利技术的再一 目的是提供一种基本输出入系统的更新工具的操作方 法，可快速更新计算器中的储存基本输入输出系统的芯片。为达上述或其它目的，本专利技术提出一种基本输出入系统的更新工具， 适用于计算器的韧体更新，而此更新工具包括第一插座、第二插座以及接 口板。第一插座具有多数个第一脚位及至少一第一预定脚位，用以插入第 一芯片。第二插座具有多数个第二脚位及至少一第二预定脚位，用以插入 第二芯片。接口板具有多数个连通路径使这些第一脚位与这些第二脚位对 应连通，其中，接口板具有线路使第二预定脚位电性连接至这些第二脚位 其中之一。为达上述或其它目的，本专利技术提出一种基本输出入系统的更新工具的 操作方法，其包括下列步骤。将第一芯片置入第一插座。将第二插座套接 于计算机系统的母板上的第二芯片。计算机系统经由更新工具从第 一 芯片 读入一第一基本输出入系统。自计算机系统的母板移除更新工具。将第一基本输出入系统自计算机系统写入第二芯片。本专利技术因采用一种双面的更新工具，所以可同时嵌入第一芯片及第二 芯片。更新工具通过将母版上的第二芯片的第二预定脚位连接于第二脚位 其中之一而使第二芯片禁能，因此母板于开机时第一芯片会取代第二芯片 而提供开机所需的基本输出入系统。当开机完成后即可将更新工具拔下。 在拔除更新工具后，使用者便可将先前开机过程中从第一芯片所读取的基 本输出入系统写入第二芯片。因此，可以不用从母板拔除第二芯片，而快 速更新第二芯片中的基本输入输出系统。本专利技术的功效为，本专利技术的更新工具可以不需拆解储存BIOS的内存芯 片，就可以进行更新BIOS。其不需要外接排线，所以避免掉使用时由于排 线拉扯造成工具脱落的风险，且更新时不需要手动进行切换开关的动作。为让本专利技术的上述和其它目的、特征和优点能更明显易懂，下文特举 较佳实施例，并配合所附图式，作详细说明如下。附图说明图1为现有的排线式更新工具的架构图； 图2为本专利技术实施例的更新工具立体图； 图3为本专利技术实施例的更新工具的分解图4为本专利技术实施例中利用图3更新工具完成更新BIOS的操作方法。 具体实施例方式为了能够方便使用者更新BIOS，并且不需自母板拆解BIOS内存，所 以本专利技术提出一种更新工具。图2所示为本实施例的更新工具立体图。图3 所示为本实施例的更新工具的分解图。请同时参照图2与图3，更新工具 200为一双面插座的设计。更新工具200包括第一插座210、第二插座220 以及接口板230。第一插座210具有多数个第一脚位211及至少一个第一预 定脚位212。第一芯片310可以被置入第一插座210之中，使得第一芯片 310的各接脚分别电连接至第一插座210的对应脚位。第二插座220具有多 数个第二脚位221及至少一个第二预定脚位222。第二插座220可以罩覆第 二芯片320，使得第二芯片320的各接脚分别电连接至第二插座220的对应 脚位。在本实施例中，第二芯片320被固定配置在计算机系统的母板410 上。为方便说明本专利技术，所以于此实施例中的第一芯片310与第二芯片320 皆采用PLCC (Plastic Leaded Chip Carrier)封装的SST49LF004B芯片作为 举例说明。然而，本专利技术并非仅局限于此芯片。上迷第一预定脚位212与 第二预定脚位222例如是对应于SST49LF004B芯片的致能端(脚位编号 「24」，即init接脚)。当SST49LF004B芯片的脚位编号「24」接地时，则 此SST49LF004B芯片将被禁能。若SST49LF004B芯片的脚位编号「24」 耦接至高逻辑准位(或浮接)时，则此SST49LF004B芯片将被致能。接口板230中具有多数个连通路径231，其分别电连接第一插座210 的第一脚位211及第二插座220的第二脚位221。例如，第一脚位211中的 脚位编号「1」电连接至第二脚位22本文档来自技高网...

【技术保护点】
一种基本输出入系统的更新工具，其特征在于，包括：一第一插座，具有多个第一脚位及至少一第一预定脚位，用以插入一第一芯片；一第二插座，具有多个第二脚位及至少一第二预定脚位，用以插入一第二芯片；以及一接口板，具有多个连通路 径使上述这些第一脚位与上述这些第二脚位对应连通，其中，上述的接口板具有一线路使上述的第二预定脚位电连接至上述这些第二脚位其中之一。

【技术特征摘要】
1.一种基本输出入系统的更新工具，其特征在于，包括一第一插座，具有多个第一脚位及至少一第一预定脚位，用以插入一第一芯片；一第二插座，具有多个第二脚位及至少一第二预定脚位，用以插入一第二芯片；以及一接口板，具有多个连通路径使上述这些第一脚位与上述这些第二脚位对应连通，其中，上述的接口板具有一线路使上述的第二预定脚位电连接至上述这些第二脚位其中之一。2. 如权利要求1所迷基本输出入系统的更新工具，其特征在于，上述的 第二芯片被固定配置在 一 计算机系统的母板上。3. 如权利要求1所述基本输出入系统的更新工具，其特征在于，上述的 第二插座的第二预定脚位对应于上迷的第二芯片的致能端，通过上迷的第 二芯片的致能端电连接至上述这些第二脚位其中之一而使插入上述的第二 插座的第二芯片为禁能状态。4. 如权利要求1所述基本输出入系统的更新工具，其特征在于，上述的 第二脚位是对应于上述的第二芯片的接地端。5. 如权利要求1所述基本输出入系统的更新工具，其特征在于，上述的 第 一插座的第 一预定脚位为浮接，以使插入上述的第 一插座的第 一芯片为 致能状态。6. —种如权利要求1的更新工具的操作方法，其特征在于，包括 将上述的第 一芯片置入上述的第一插座；将上迷的第二插座套接于上述的计算机系统...

【专利技术属性】
技术研发人员：王显三，
申请(专利权)人：华硕电脑股份有限公司，
类型：发明
国别省市：71[中国|台湾]