【技术实现步骤摘要】
本专利技术涉及集成电路(IC)设计系统，尤其是用来表征IC中时序不确定性的时钟和/或数据信号的边沿检测器。
技术介绍
集成电路(ICs)，例如像微处理器这样的超大规模集成电路， 依赖精确的时序以协调整个IC的动作。典型的，内部时钟在整个芯 片内分布以便由寄存器同步地捕捉输入数据以及从寄存器发出数据。 尽管内部时钟信号的边沿应该同时到达所有寄存器以同时触发寄存 器，但是芯片内的差异会导致内部时钟边沿在不同时刻到达寄存器并 产生时序不确定性。时序不确定性源于数据传播偏差和/或时钟到达偏差。数据传播 偏差包括当数据在寄存器处未稳定时锁住无效数据。时钟到达偏差包 括时钟频率波动(抖动)和/或寄存器至寄存器时钟边沿到达偏差(歪 斜)。时序不确定性可由芯片周围环境(例如局部温度导致的芯片变 化或者电路热灵敏度)、电源噪声以及芯片加工工艺偏差等引起。IC设计通过在定时序列中建立设计余量以容忍时序不确定性。 对期待的时序施加保守因子以解决时序不确定性，当出现大的时序不 确定性时需要大的保守因子。时序不确定性的特征化可以避免在定时 序列中建立不必要的余量。用于时序不确定性的测量的...
【技术保护点】
一种集成电路上的环形边沿检测器，包括：多个边沿检测单元，多个边沿检测单元的每个具有可操作地接收数据信号和前一单元信号以及产生当前单元信号的输入选择模块、和可操作地连接以接收当前单元信号的状态捕捉模块，其中，多个边沿检测单元的每个的当前单元信号被提供给多个边沿检测单元的下一个作为多个边沿检测单元的下一个的前一单元信号，来自最后一个边沿检测单元的当前单元信号被提供给第一个边沿检测单元作为第一个边沿检测单元的前一单元信号。
【技术特征摘要】
US 2006-11-28 11/563,8881.一种集成电路上的环形边沿检测器，包括多个边沿检测单元，多个边沿检测单元的每个具有可操作地接收数据信号和前一单元信号以及产生当前单元信号的输入选择模块、和可操作地连接以接收当前单元信号的状态捕捉模块，其中，多个边沿检测单元的每个的当前单元信号被提供给多个边沿检测单元的下一个作为多个边沿检测单元的下一个的前一单元信号，来自最后一个边沿检测单元的当前单元信号被提供给第一个边沿检测单元作为第一个边沿检测单元的前一单元信号。2. 权利要求l中记载的检测器，其中， 状态捕捉模块响应时钟信号来触发对当前单元信号的捕捉。3. 权利要求l中记载的检测器，其中，边沿检测单元从包括基本边沿检测单元、固定配置边沿检测单 元、不可配置边沿检测单元、单配置边沿检测单元和双配置边沿检测 单元的组中选择。4. 权利要求l中记载的检测器，其中，状态捕捉模块响应时钟信号和当前单元信号来产生边沿信号，还包括可操作地连接至状态捕捉模块的旋转器，旋转器响应路径 选择信号以从首先被捕捉的边沿信号顺序地产生边沿信号的边沿读出信号。5. —种集成电路上的环形边沿检测器，包括 前沿检测单元(EDC ),每个前沿检测单元具有EDC数据输入、EDC配置输入、EDC输入以及EDC输出；边沿检测器系列(EDS)，每个边沿检测器系列具有EDS输入 和EDS输入；和第一边沿检测器系列(EDS)，具有第一-EDS数据输入和第一 EDS数据输出； 其中，每个前沿检测单元的EDC输出可操作地在边沿检测器系 列的下一个的EDS输入处与边沿检测器系列的下一个相连接；每个边沿检测器系列的EDS输出可操作地在下一个前沿检测单 元的EDC输入处与下一个前沿检测单元相连接；边沿检测器系列的最后一个的EDS输出可操作地连接至第一个 前沿检测单元的EDC输入。6. 权利要求5中记载的检测器，其中，边沿检测器系列包括EDS边沿检测单元，每个EDS边沿检测单 元具有EDS单元输入和EDS单元输出，第一个EDS边沿检测单元的 EDS单元输入可操作地连接至EDS输入，最后一个EDS边沿检测单 元的EDS单元输出可操作地连接至EDS输出，中间的EDS边沿检测 单元可操作地串联连接在第一个EDS边沿检测单元的EDS单元输出 和最后一个EDS边沿检测单元的EDS单元输入之间， 一个EDS边沿 检测单元的EDS单元输出可操作地连接至下一个EDS边沿检测单元 的EDS单元输入。7. 权利要求6中记载的检测器，其中，EDS边沿检测单元从包括基本边沿检测单元、固定配置边沿检 测单元、不可配置的边沿检测单元、单配置边沿检...
【专利技术属性】
技术研发人员：高章瑞，鄺仁德，艾伦J德拉克，盖里D卡彭特，法第H格巴拉，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。