一种稳定电路输出波形的GIP电路及其驱动方法技术

本发明专利技术公开了，一种稳定电路输出波形的GIP电路，T1的输出端连接Qb；T2的输入端连接Qb，T2的输出端连接Q；T3输出端连接P，T3控制端连接VGH；T4控制端连接Q；T5输入端连接P，T5控制端连接Q；T6输入端连接Q，T6输出端连接Qb，T6控制端连接P；T7控制端连接P；T8输入端连接Q，T8输出端连接Qb；T9输入端连接Qb，T9控制端连接P；T10输入端连接Qb，T10控制端连接CLR；T11输入端连接Qb；T12输入端连接Qb，T12输出端连接Q；T13输入端连接P。通过改善GIP电路Q的电压，使Q点的电压不会因为晶体管漏电的影响从而引起电位下降，使GIP电路输出波形稳定，显示屏显示画面不会发生异常。

【技术实现步骤摘要】
一种稳定电路输出波形的GIP电路及其驱动方法
本专利技术涉及LCD显示屏领域，尤其涉及一种稳定电路输出波形的GIP电路及其驱动方法。
技术介绍
通常来说，GIP电路的输出波形稳定性将直接影响到显示屏的显示效果，而GIP电路的晶体管由于制程方面的影响阈值电压有可能小于0，此时GIP电路输出波形由于受晶体管漏电的影响，GIP电路输出波形会失真，使得显示屏内显示区域的晶体管异常工作，从而影响显示屏画面的正常显示。
技术实现思路
为此，需要提供一种稳定电路输出波形的GIP电路及其驱动方法，以改善GIP的输出波形，可以抑制漏电流的产生，从而改善显示屏的显示效果。为实现上述目的，本申请提供了一种稳定电路输出波形的GIP电路，包括晶体管：T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12和T13，还包括电容：C1；所述T1的输入端与VGH连接，所述T1的输出端与Qb节点连接，所述T1的控制端与Vg(n-4)连接；所述T2的输入端与Qb节点连接，所述T2的输出端与Q节点连接，所述T2的控制端与Vg(n-4)连接；所述T3的输入端与VGH连接，所述T3的输出端与P节点连接，所述T3的控制端与VGH连接；所述T4的输入端与CKn连接，所述T4的输出端与Vg(n)连接，所述T4的控制端与Q节点连接；所述T5的输入端与P节点连接，所述T5的输出端与VGL连接，所述T5的控制端与Q节点连接；所述T6的输入端与Q节点连接，所述T6的输出端与Qb节点连接，所述T6的控制端与P节点连接；所述T7的输入端与Vg(n)连接，所述T7的输出端与VGL连接，所述T7的控制端与P节点连接；所述T8的输入端与Q节点连接，所述T8的输出端与Qb节点连接，所述T8的控制端与CLR连接；所述T9的输入端与Qb节点连接，所述T9的输出端与VGL连接，所述T9的控制端与P节点连接；所述T10的输入端与Qb节点连接，所述T10的输出端与VGL连接，所述T10的控制端与CLR连接；所述T11的输入端与Qb节点连接，所述T11的输出端与VGL连接，所述T11的控制端与Vg(n+4)连接；所述T12的输入端与Qb节点连接，所述T12的输出端与Q节点连接，所述T12的控制端与Vg(n+4)连接；所述T13的输入端与P节点连接，所述T13的输出端与VGL连接，所述T13的控制端与CK(n+4)连接；所述C1一极板与Q节点连接，所述C1另一极板与Vg(n)连接。进一步地，T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12和T13均为薄膜晶体管，且所述T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12和T13设置在显示面板上。进一步地，所述显示面板为LCD显示面板。进一步地，还包括子像素，Vg(n)与所述子像素连接。进一步地，还包括驱动IC,CK(n)、CK(n+4)、Vg(n-4)和Vg(n+4)与所述驱动IC连接。本申请还提供了一种稳定电路输出波形的GIP电路驱动方法，应用于上述任意一项GIP电路中，包括如下步骤：在t1阶段，Vg(n-4)写入高电位，CK(n)写入低电位，CK(n+4)写入高电位，Vg(n)写入低电位，Vg(n+4)写入低电位；在t2阶段，Vg(n-4)写入低电位，CK(n)写入低电位，CK(n+4)写入低电位，Vg(n)写入低电位，Vg(n+4)写入低电位；在t3阶段，Vg(n-4)写入低电位，CK(n)写入高电位，CK(n+4)写入低电位，Vg(n)写入高电位，Vg(n+4)写入低电位；在t4阶段，Vg(n-4)写入低电位，CK(n)写入低电位，CK(n+4)写入低电位，Vg(n)写入低电位，Vg(n+4)写入低电位；在t5阶段，Vg(n-4)写入低电位，CK(n)写入低电位，CK(n+4)写入高电位，Vg(n)写入低电位，Vg(n+4)写入高电位。进一步地，在t1至t5阶段中，VGH持续写入高电位，VGL持续写入低电位。区别于现有技术，上述技术方案通过改善GIP电路中Q点的电压，使得Q点的电压不会因为晶体管漏电的影响从而引起电位下降，使GIP电路输出波形稳定，显示屏显示画面不会发生异常。附图说明图1为所述一种稳定电路输出波形的GIP电路；图2为所述一种稳定电路输出波形的GIP电路时序图。具体实施方式为详细说明技术方案的
技术实现思路
、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。请参阅图1至图2，本实施例提供了一种稳定电路输出波形的GIP电路，包括晶体管：T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12和T13，还包括电容：C1；所述T1的输入端与VGH连接，所述T1的输出端与Qb节点连接，所述T1的控制端与Vg(n-4)连接；所述T2的输入端与Qb节点连接，所述T2的输出端与Q节点连接，所述T2的控制端与Vg(n-4)连接；所述T3的输入端与VGH连接，所述T3的输出端与P节点连接，所述T3的控制端与VGH连接；所述T4的输入端与CKn连接，所述T4的输出端与Vg(n)连接，所述T4的控制端与Q节点连接；所述T5的输入端与P节点连接，所述T5的输出端与VGL连接，所述T5的控制端与Q节点连接；所述T6的输入端与Q节点连接，所述T6的输出端与Qb节点连接，所述T6的控制端与P节点连接；所述T7的输入端与Vg(n)连接，所述T7的输出端与VGL连接，所述T7的控制端与P节点连接；所述T8的输入端与Q节点连接，所述T8的输出端与Qb节点连接，所述T8的控制端与CLR连接；所述T9的输入端与Qb节点连接，所述T9的输出端与VGL连接，所述T9的控制端与P节点连接；所述T10的输入端与Qb节点连接，所述T10的输出端与VGL连接，所述T10的控制端与CLR连接；所述T11的输入端与Qb节点连接，所述T11的输出端与VGL连接，所述T11的控制端与Vg(n+4)连接；所述T12的输入端与Qb节点连接，所述T12的输出端与Q节点连接，所述T12的控制端与Vg(n+4)连接；所述T13的输入端与P节点连接，所述T13的输出端与VGL连接，所述T13的控制端与CK(n+4)连接；所述C1一极板与Q节点连接，所述C1另一极板与Vg(n)连接。需要说明的是，在本申请中的晶体管可以为P型或者为N型，即，在N型晶体管中输入端为漏极，输出端为源极；在P型晶体管中输入端为源极，输出端为漏极；且不论哪种晶体管控制端均为栅极。Vg(n)为输出电压，且Vg(n)与一个像素点连接；CK为时钟信号线。本申请中Vg(n)表示某一行的第n个子像素；Vg(n+4)和Vg(n-4)中的(n-4)以及(n+4)用于表示像素点的启动周期，即，每个周期中有多少个像素点依次开启。显示面板中有多个这样的GIP电路，每个GIP电路本文档来自技高网...

【技术保护点】
1.一种稳定电路输出波形的GIP电路，其特征在于，包括晶体管：T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12和T13，还包括电容：C1；/n所述T1的输入端与VGH连接，所述T1的输出端与Qb节点连接，所述T1的控制端与Vg(n-4)连接；/n所述T2的输入端与Qb节点连接，所述T2的输出端与Q节点连接，所述T2的控制端与Vg(n-4)连接；/n所述T3的输入端与VGH连接，所述T3的输出端与P节点连接，所述T3的控制端与VGH连接；/n所述T4的输入端与CKn连接，所述T4的输出端与Vg(n)连接，所述T4的控制端与Q节点连接；/n所述T5的输入端与P节点连接，所述T5的输出端与VGL连接，所述T5的控制端与Q节点连接；/n所述T6的输入端与Q节点连接，所述T6的输出端与Qb节点连接，所述T6的控制端与P节点连接；/n所述T7的输入端与Vg(n)连接，所述T7的输出端与VGL连接，所述T7的控制端与P节点连接；/n所述T8的输入端与Q节点连接，所述T8的输出端与Qb节点连接，所述T8的控制端与CLR连接；/n所述T9的输入端与Qb节点连接，所述T9的输出端与VGL连接，所述T9的控制端与P节点连接；/n所述T10的输入端与Qb节点连接，所述T10的输出端与VGL连接，所述T10的控制端与CLR连接；/n所述T11的输入端与Qb节点连接，所述T11的输出端与VGL连接，所述T11的控制端与Vg(n+4)连接；/n所述T12的输入端与Qb节点连接，所述T12的输出端与Q节点连接，所述T12的控制端与Vg(n+4)连接；/n所述T13的输入端与P节点连接，所述T13的输出端与VGL连接，所述T13的控制端与CK(n+4)连接；/n所述C1一极板与Q节点连接，所述C1另一极板与Vg(n)连接。/n...

【技术特征摘要】
1.一种稳定电路输出波形的GIP电路，其特征在于，包括晶体管：T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12和T13，还包括电容：C1；
所述T1的输入端与VGH连接，所述T1的输出端与Qb节点连接，所述T1的控制端与Vg(n-4)连接；
所述T2的输入端与Qb节点连接，所述T2的输出端与Q节点连接，所述T2的控制端与Vg(n-4)连接；
所述T3的输入端与VGH连接，所述T3的输出端与P节点连接，所述T3的控制端与VGH连接；
所述T4的输入端与CKn连接，所述T4的输出端与Vg(n)连接，所述T4的控制端与Q节点连接；
所述T5的输入端与P节点连接，所述T5的输出端与VGL连接，所述T5的控制端与Q节点连接；
所述T6的输入端与Q节点连接，所述T6的输出端与Qb节点连接，所述T6的控制端与P节点连接；
所述T7的输入端与Vg(n)连接，所述T7的输出端与VGL连接，所述T7的控制端与P节点连接；
所述T8的输入端与Q节点连接，所述T8的输出端与Qb节点连接，所述T8的控制端与CLR连接；
所述T9的输入端与Qb节点连接，所述T9的输出端与VGL连接，所述T9的控制端与P节点连接；
所述T10的输入端与Qb节点连接，所述T10的输出端与VGL连接，所述T10的控制端与CLR连接；
所述T11的输入端与Qb节点连接，所述T11的输出端与VGL连接，所述T11的控制端与Vg(n+4)连接；
所述T12的输入端与Qb节点连接，所述T12的输出端与Q节点连接，所述T12的控制端与Vg(n+4)连接；
所述T13的输入端与P节点连接，所述T13的输出端与VGL连接，所述T13的控制端与CK(n+4)连接；
所述C1一极板与Q节点连接，所述C1另一极板与Vg(n)连接。


2.根据权利要求1所述一种稳定电路输出波形的GIP电路...

【专利技术属性】
技术研发人员：谢建峰，
申请(专利权)人：福建华佳彩有限公司，
类型：发明
国别省市：福建;35