电路设计支持装置、方法、计算机产品及印刷电路板制造方法制造方法及图纸

本发明专利技术提供了电路设计支持装置、方法、计算机产品及印刷电路板制造方法。包括在电路设计ＣＡＤ装置中的ＦＰＧＡ信息管理单元获取由ＦＰＧＡ设计ＣＡＤ装置创建的诸如管脚分配信息和属性信息的ＦＰＧＡ信息。关于ＦＰＧＡ的情况，当执行ＤＲＣ时，ＤＲＣ单元通过参照由ＦＰＧＡ信息管理单元从ＦＰＧＡ设计ＣＡＤ装置获取并且存储在ＦＰＧＡ信息存储单元中的ＦＰＧＡ信息，来检查管脚的属性等。

【技术实现步骤摘要】

本专利技术涉及一种对设计将可编程逻辑器件(PLD)用作部件的电路 进行支持(支援)的技术。
技术介绍
传统电路设计CAD装置通过参照部件库对由电路设计者设计的电 路图进行设计规则检查。在这种情况下，作为设计规则检查，例如描述 了以下检査输入/输出属性检查，其通过使用各管脚相对于各个线网 (net)的输入/输出属性来检查输出管脚的数量是否为1;差动信号检查， 其用于检查包括在一个线网中的所有管脚是否具有相同的差动属性；以 及电源电压检查，其用于检査电源管脚的电压值是否与线网的电源电压 相同。此外，日本专利申请特开平4-246778公开了这样一种技术，当要布 置半导体集成电路的输入/输出管脚时，在使用逻辑连接信息、封装信息 以及库信息进行了物理检查和电气检查之后，布置这些输入/输出管脚。然而，当电路设计支持装置对将诸如FPGA (场可编程门阵列)的 PLD用作部件的电路图进行设计规则检查时，关于PLD的准确信息没有 登记在供电路设计支持装置参照的部件库中。因此，无法准确地执行设 计规则检查。艮P，在部件库中，PLD的管脚属性(输入/输出属性、差动属性、电 源电压等)不是在写入程序之后获得的属性。因此，无法执行输入/输出 属性检査、差动信号检查以及电源电压检查。
技术实现思路
本专利技术的目的是至少部分地解决传统技术中的问题。根据本专利技术的一方面，提供了一种电路设计支持装置，该电路设计 支持装置支持设计将PLD用作部件的电路，该电路设计支持装置包括PLD信息接收单元，其接收PLD信息，该PLD信息是通过针对PLD使 用PLD设计CAD而创建的设计信息;和DRC单元，其通过使用所述PLD 信息执行设计规则检查。根据本专利技术的另一方面，提供了一种支持设计将PLD用作部件的电 路的方法，该方法包括以下步骤接收PLD信息，该PLD信息是通过针 对PLD使用PLD设计CAD而创建的设计信息；以及通过使用所述PLD 信息执行设计规则检查。根据本专利技术的又一方面，提供了一种印刷电路板的制造方法，该方 法被支持设计将PLD用作部件的电路的电路设计支持装置所采用，所述 方法包括以下步骤接收PLD信息，该PLD信息是通过针对PLD使用 PLD设计CAD而创建的设计信息；以及通过使用所述PLD信息执行设 计规则检查。根据本专利技术的再一方面，提供了一种计算机可读记录介质，该计算 机可读记录介质在其中存储有使计算机执行以上方法的计算机程序。通过结合附图阅读对本专利技术当前优选的实施方式的以下详细描述， 将会更好地理解本专利技术的以上和其他目的、特征、优点以及技术和工业 重要性。附图说明图1是用于解释根据本专利技术第一实施方式的FPGA协调设计的概念 的说明图2是根据第一实施方式的FPGA协调设计系统的功能框图3是用于解释电路设计的说明图4A和图4B是用于解释FPGA的符号库的说明图5是存储在FPGA信息存储单元中的FPGA信息的示例的图6是存储在符号库存储单元中的符号库的示例的图7是管脚交换的示例的图8是如何将管脚交换反映在电路图中的示例的图9是存储在约束条件存储单元中的约束条件的示例的图IO是存储在改变历史存储单元中的改变历史的示例的图11是由历史输出单元输出到FPGA设计CAD装置的通知信息的 示例的图12是通知信息的输出格式的图13是由电路设计CAD装置执行的用于创建符号库的处理和用于 布置符号的处理的流程图14是由DRC单元执行的用于检查输入/输出属性的处理的流程图15是由DRC单元执行的用于检查差动信号的处理的流程图16是由DRC单元执行的用于检查电源电压的处理的流程图17是由管脚交换处理单元执行的管脚交换处理的流程图18是由历史输出单元执行的用于输出改变历史的处理的流程图19是用于解释根据本专利技术第二实施方式的FPGA协调设计的概念 的说明图20是根据第二实施方式的FPGA协调设计系统的功能框21是由线网列表获取单元获取的线网列表的示例的图22是由线网列表转换单元输出的线网列表的示例的图23是由临时库创建单元创建的临时库的示例的图24是由临时库创建装置执行的输出用于封装设计CAD的信息的 处理的流程图25是由临时库创建装置执行的用于反映封装的考虑结果的处理 的流程图；以及图26是执行根据第一实施方式的电路设计CAD程序的计算机的功 能框图。具体实施例方式下面参照附图详细解释根据本专利技术的示例性实施方式。另外，在这些实施方式中主要解释将本专利技术应用于FPGA的情况。首先，对根据本专利技术的第一实施方式的FPGA协调设计的概念进行 解释。图1是用于解释根据第一实施方式的FPGA协调设计的概念的说 明图。如该图所示，在根据第一实施方式的FPGA协调设计中，用于支 持FPGA设计的FPGA设计CAD装置10、用于支持印刷电路板的封装 设计的封装设计CAD装置20、以及作为支持电路设计的电路设计支持装 置的电路设计CAD装置100彼此协作以支持设计者。具体地讲，电路设计CAD装置100接收由FPGA设计CAD装置10 创建的诸如管脚布局的FPGA信息，并且创建符号库。当创建FPGA的 符号库时，如果要创建符号库的FPGA被布置在电路图中，即，如果由 于FPGA的改变而新创建了符号库，则电路设计CAD装置100尽可能地 利用诸如部分分配和符号管脚的布局的关于现有符号的信息来创建符号 库。如上所述，电路设计CAD装置100通过使用FPGA信息创建FPGA 的符号库，从而电路设计者不需要创建FPGA的符号库。因此，能够减 小电路设计者的工作量。另外，当由于FPGA的改变而新创建符号库时， 电路设计CAD装置100尽可能地利用关于现有符号的信息来创建符号 库。因此，可以减少对电路图的改动，并且由此可以提高电路设计的效 率。此外，当执行DRC (设计规则检査)时，电路设计CAD装置100 通过参照由FPGA设计CAD装置10创建的诸如管脚输入/输出属性的 FPGA信息来执行DRC。例如，电路设计CAD装置100通过参照FPGA 针对各线网的管脚输入/输出属性来检查输出管脚的数量。这样，电路设 计CAD装置100通过参照诸如管脚输入/输出属性的FPGA信息来执行 DRC，并且由此能够更准确地执行DRC。此外，当在封装设计中发生管脚交换时，电路设计CAD装置100 从封装设计CAD装置20获取管脚交换信息，并且将管脚交换反映在符 号库、电路图等中。此外，电路设计CAD装置100将封装设计中的管脚 交换反映在诸如管脚之间的线长度的约束条件中。这样，电路设计CAD装置100还将封装设计中的管脚交换反映在约束条件中，并且由此，可 以消除电路设计信息和封装设计信息的不一致。此外，电路设计CAD装置100记录封装设计中的管脚交换的历史， 并且将管脚交换的历史信息提供到FPGA设计CAD装置10。这样，电 路设计CAD装置100记录封装设计中的管脚交换的历史，并且将管脚交 换的历史信息提供到FPGA设计CAD装置10，并且由此可以确保FPGA 设计、电路设计和封装设计之间的一致性。接下来，对根据第一实施方式的FPGA协调设计系统的结构进行解 释。图2是根据第一实施方式的FPGA协调设计系统的功能框图。如该 图所示，该FPGA协调设计系统包括FPGA设计CAD装置10、封装设 计CA本文档来自技高网...

【技术保护点】
一种电路设计支持装置，该电路设计支持装置支持设计将ＰＬＤ用作部件的电路，该电路设计支持装置包括：　　　　ＰＬＤ信息接收单元，其接收ＰＬＤ信息，该ＰＬＤ信息是通过针对ＰＬＤ使用ＰＬＤ设计ＣＡＤ而创建的设计信息；和　　　　ＤＲＣ单元，其通过使用所述ＰＬＤ信息执行设计规则检查。

【技术特征摘要】
JP 2006-12-4 2006-3273891、一种电路设计支持装置，该电路设计支持装置支持设计将PLD用作部件的电路，该电路设计支持装置包括PLD信息接收单元，其接收PLD信息，该PLD信息是通过针对PLD使用PLD设计CAD而创建的设计信息；和DRC单元，其通过使用所述PLD信息执行设计规则检查。2、 如权利要求l所述的电路设计支持装置，其中， 所述PLD信息包括管脚的输入/输出属性，并且所述DRC单元通过使用所述管脚的输入/输出属性来执行作为所述 设计规则检查的输入/输出属性检查。3、 如权利要求l所述的电路设计支持装置，其中， 所述PLD信息包括管脚的差动属性，并且所述DRC单元通过使用所述管脚的差动属性来执行作为所述设计 规则检査的差动信号检查。4、 如权利要求l所述的电路设计支持装置，其中， 所述PLD信息包括管脚的电源电压，并且所述DRC单元通过使用所述管脚的电源电压来执行作为所述设计 规则检査的电源电压检查。5、 一种支持设计将PLD用作部件的电路的方法，该方法包括以下步骤: 接收步骤，接收PLD信息，该PLD信息是通过针对PLD使用PLD设计CAD而创建的设计信息；以及执行步骤，通过使用所述PLD信息执行设计规则检查。6、 如权利要求5所述的方法，其中， 所述PLD信息包括管脚的输入/输出属性，并且 所述执行步骤包括通过使用所述管脚的输入/输出属性来执行作为所述设计规则检查的输入/输出属性检查。7、 如权利要求5所述的方法，其中， 所述PLD信息包括管脚的差动属性，并且所...

【专利技术属性】
技术研发人员：加藤嘉之，青山久志，佐藤满，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]