芯片及其测试方法技术

一种芯片及芯片测试方法。所述芯片测试方法包含以下步骤：由编码电路输出多个测试序列至多个扫描链；由多个扫描链依据多个测试序列产生多个扫描输出数据；以及由解码电路依据多个扫描输出数据判断多个扫描链是否存在错误。

【技术实现步骤摘要】
芯片及其测试方法
本公开涉及一种芯片及其测试方法，且特别涉及扫描链测试的芯片及其测试方法。
技术介绍
现有的芯片测试方式是由自动测试机台输入控制信号将芯片切换至扫描模式(scanmode)后，使用拥有高错误覆盖率的扫描测试序列通过扫描链(scanchain)进行测试及诊断，借此找出芯片中错误失效的位置供工程师分析。但这样的测试流程需要昂贵的自动测试机台才能进行测试，且无法得知集成电路芯片测试失败是因为芯片内的数字逻辑有缺陷，或是无法成功进入扫描模式进行测试所致。
技术实现思路
本公开的一实施方式在于提供一种芯片测试方法。此芯片测试方法包含以下步骤：由编码电路输出多个测试序列至多个扫描链；由多个扫描链依据多个测试序列产生多个扫描输出数据；以及由解码电路依据多个扫描输出数据判断多个扫描链是否存在错误。本公开的另一实施方式在于提供一种芯片。此芯片包含多个扫描链、编码电路以及解码电路。编码电路用以输出多个测试序列至多个扫描链。解码电路用以由多个扫描链接收多个扫描输出数据，并依据多个扫描输出数据判断多个扫描链是否存在错误，其中本文档来自技高网...

【技术保护点】
1.一种芯片测试方法，包含：/n由一编码电路输出多个测试序列至多个扫描链；/n由所述多个扫描链依据所述多个测试序列产生多个扫描输出数据；以及/n由一解码电路依据所述多个扫描输出数据判断所述多个扫描链是否存在错误。/n

【技术特征摘要】
1.一种芯片测试方法，包含：
由一编码电路输出多个测试序列至多个扫描链；
由所述多个扫描链依据所述多个测试序列产生多个扫描输出数据；以及
由一解码电路依据所述多个扫描输出数据判断所述多个扫描链是否存在错误。


2.如权利要求1所述的芯片测试方法，包含：
由多个多工器于一扫描链测试模式时传送所述多个测试序列至所述多个扫描链；以及
由一模式切换电路输出一控制信号至所述多个多工器，以切换所述多个多工器至该扫描链测试模式。


3.如权利要求1所述的芯片测试方法，其中所述多个扫描输出数据包含一最大长度，其中该芯片测试方法还包含：
由一补位电路对所述多个扫描输出数据进行补位处理，以产生长度相同的多个补位后数据；以及
由该补位电路进行补位处理以使所述多个扫描输出数据的长度相等于该最大长度。


4.一种芯片，包含：
多个扫描链；
一编码电路，用以输出多个测试序列至所述多个扫描链；以及
一解码电路，用以由所述多个扫描链接收多个扫描输出数据，并依据所述多个扫描输出数据判断所述多个扫描链是否存在错误，其中所述多个扫描输出数据是由所述多个扫描链依据所述多个测试序列所产生。


5.如权利要求4...

【专利技术属性】
技术研发人员：永昇平，薛培英，郭俊仪，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71