使用用于存储装置通信和点对点通信的单一集成电路在数据存储系统中提供通信的技术制造方法及图纸

改进的数据存储装置具有存储装置组、将数据存储到存储装置组和从存储装置组取回数据的第一存储处理器与第二存储处理器。第一存储处理器包括处理电路和具有第一组端口与第二组端口的封装ＩＣ器件。处理电路适于配置封装ＩＣ器件以（ｉ）通过第一组端口向存储装置组提供通信和（ｉｉ）通过第二组端口向第二存储处理器提供其他通信。处理电路进一步适于通过第一组端口在第一存储处理器与存储装置组之间传递通信；及通过第二组端口在第一存储处理器与第二存储处理器之间传递通信。

【技术实现步骤摘要】
【国外来华专利技术】使用用于存储装置通信和点对点通信的单一集成电路在数据存储系统中提供通信的技术
技术介绍
典型的数据存储系统包括存储处理电路和磁盘驱动器阵列。存储 处理电路代表外部主计算机将数据存储到磁盘驱动器阵列中或从磁 盘驱动器阵列取回数据。在一些传统的数据存储系统中，存储处理电路包括串行ATA (SATA)接口集成电路(IC)，其使用SATA协议与磁 盘驱动器阵列通信。SATA集成电路通过向磁盘驱动器阵列提供SATA 命令使存储处理电路用作SATA的发起方。磁盘驱动器阵列通过响应 SATA命令用作一组SATA目标(例如响应SATA命令读和写数据)。一个传统的数据存储系统包括两个高性能的存储处理器。每一个 存储处理器包括各自的SATA集成电路，集成电路具有用于每一个磁 盘驱动器的接收端口和发送端口。因此，如果一个存储处理器出现故 障，另一个存储处理器可以访问每一个磁盘驱动器并尝试继续运转。在上述传统数据存储系统中，每一个存储处理器进一步包括并行 总线元件，其独立于该存储处理器的SATA集成电路。每一个存储处 理器的直接存储器存取(DMA)引擎通过并行总线元件进行基于匿A 的存储和取回操作以在存储处理器之间形成缓存镜像接口 (CMI)。因 此，每一个存储处理器能够在其他存储处理器的高速缓冲存储器中镜 像数据。在高速缓冲存储器中镜像数据，存储处理器能够运行在改进 响应时间的回写模式(即当数据镜像在两个高速缓冲存储器中时，存 储处理器就能够完全投入数据存储运行，因为即使一个存储处理器出 现故障，数据仍然可用)。各种SATA规范的进一步的细节可以在名称为串行ATA II:电 规范(版本1. 0， 2004年5月26日)的文件中査找到，通过引用在 此结合其全部内容。
技术实现思路
遗憾的是，使用SATA集成电路与磁盘驱动器阵列通信和使用并 行总线元件相互通信的上述存储处理器有一些缺点。例如，使用SATA 集成电路进行磁盘驱动器通信和使用独立的并行总线元件进行CMI 通路通信不能高效利用印刷电路板(PCB)的资源。具体地，这些独 立的电路板组件需要各自的安装位置、临近的支撑电路以及用于通向 和来自这些安装位置与支撑电路的信号迹线的空间。此外，由于存储 处理器通过并行总线元件(即用于缓存镜像)执行DMA操作，必须采 取额外的设计预防措施防止存储处理器之一故障，锁定仍在运行的存 储处理器的并行总线元件，进而挂起仍在运行的存储处理器。上述传统的数据存储系统使用的存储处理器具有用于SATA磁盘 驱动器通信的独立SATA集成电路和用于基于DMA的CMI路径通信的 并行总线元件，与上述传统的数据存储系统相比，改进的技术利用具 有用于存储装置通信的第一组端口和用于点对点存储处理器通信的 第二组端口的封装IC器件。即，当单一IC适当地配置在存储处理器 上时，该单一IC能够用作(i)存储装置(例如，用于同步高速缓冲 存储器与磁盘驱动器存储器)和(ii)另一存储处理器(例如，用于 在存储处理器之间进行缓存镜像)的接口 。这样的技术节省PCB的基 板面，以及缓解在存储处理器之间需要提供基于并行总线DMA的通信 的需求。一个实施例致力于数据存储系统，数据存储系统具有存储装置 组、用于代表外部主计算机组将数据存储到存储装置组和从存储装置 组取回数据的第一存储处理器与第二存储处理器。第一存储处理器包 括处理电路和具有第一组端口与第二组端口的封装IC器件。处理电 路适于配置封装IC器件以提供(i)通过第一组端口与存储装置组的 通信和(ii)通过第二组端口与第二存储处理器的其他通信。处理电 路进一步适于通过封装IC器件的第一组端口在第一存储处理器与存 储装置组之间传递通信；及通过封装IC器件的第二组端口在第一存 储处理器与第二存储处理器之间传递通信。这样的实施例非常高效地利用电路板资源，以及在数据存储系统内提供坚固通信(例如，SATA、串行连接SCSI、光纤通路)。附图说明本专利技术的上述和其他目标、特征和优点将从以下本专利技术的具体实 施例的说明中明显看出，如附图中所示，在所有视图中相同的附图标 记指代相同的部件。附图不是限定本专利技术的范围，重点在于说明本发 明的原理。图1是具有用于存储装置通信和点对点存储处理器通信的封装IC器件的数据存储系统的框图。图2是说明图1的数据存储系统的存储处理器运行的框图。图3是进一步说明图1的数据存储系统的存储处理器运行的框图。图4是处理电路执行的程序的流程图，处理电路属于图1的数据 存储系统的存储处理器之一。具体实施例方式改进的技术利用具有用于存储装置通信的第一组端口和用于点 对点存储处理器通信的第二组端口的封装集成电路(IC)器件。也就 是说，当单一 IC适当地配置在存储处理器上时，该单一 IC能用作(i) 存储装置(例如，用于同步高速缓冲存储器和磁盘驱动器存储器)及 (ii)另一存储处理器(例如，用于在存储处理器之间进行缓存镜像) 的接口。这样的技术节省印刷电路板(PCB)的基面板，以及缓解在 存储处理器之间需要提供并行总线基于直接存储器存取(基于DMA) 的通信的需求。图1是配置为代表外部主计算机组22(1)， ... ，22(m)(总称为 外部主计算机22)存储和取回数据的数据存储系统20。数据存储系 统20能够通过网络24 (例如在SAN结构中、在NAS结构中、作为LAN 的一部分、通过因特网，等等)连接到外部主计算机22。如图1所示，数据存储系统20包括存储装置组26 (1)…26(n) (总称为存储装置26)、存储处理器28 (A)、以及另一存储处理器 28 (B)(总称为存储处理器28)。每一个存储处理器28中包括处理 电路30和封装IC器件32。例如，存储处理器28 (A)包括处理电路 30 (A)和封装IC器件32 (A)。同样地，存储处理器28 (B)包括处 理电路30 (B)和封装IC器件32 (B)。应当理解，表示两个存储处 理器仅是为了举例，其他数量的存储处理器28也适用于该数据存储 系统20的使用(例如3个、4个等)。此外，这样的存储处理器28 能位于一个PCB上或多个PCB上。每一个处理电路30包括微处理器组34 (即一个或多个微处理 器)、高速缓冲存储器36和直接存储器存取(匿A)引擎38。例如， 处理电路30 (A)包括微处理器组34 (A)、高速缓冲存储器36 (A) 和DMA引擎38 (A)。相同地，处理电路30 (B)包括微处理器组34 (B)、高速缓冲存储器36 (B)和DMA引擎38 (B)。在一些设置中， 每一个存储处理器28的DMA引擎38的至少一部分由运行专用软件的 该存储处理器28的一个或多个微处理器34构成。在一些设置中，DMA 引擎38或者其一部分位于封装IC器件32中，而不是处理电路30中。 每一个存储处理器28的封装IC器件32包括第一组端口 40和第 二组端口 42。例如，存储处理器28 (A)的封装IC器件32 (A)包 括第一组端口 40 (A)和第二组端口 42 (A)。类似地，存储处理器 28 (B)的封装IC器件32 (B)包括第一组端口 40 (B)和第二组端 口 42 (B)。第一组端口 40 (A)、 40 (B)连接到存储装置组26，以 使各自的本文档来自技高网...

【技术保护点】
数据存储装置，包括：第一存储处理器；第二存储处理器；及连接在第一与第二存储处理器之间的内部连接，第一存储处理器包括处理电路和具有第一组端口与第二组端口的封装集成电路器件，第一存储处理器的处理电路适于：配置第一存储处理器的封装集成电路器件以提供（ｉ）通过封装集成电路器件的第一组端口与存储装置组的通信和（ｉｉ）通过封装集成电路器件的第二组端口与第二存储处理器的其他通信；通过封装集成电路器件的第一组端口在第一存储处理器与存储装置组之间传递通信；及通过封装集成电路器件的第二组端口在第一存储处理器与第二存储处理器之间传递通信。

【技术特征摘要】
【国外来华专利技术】US 2005-6-29 11/169,4731、数据存储装置，包括第一存储处理器；第二存储处理器；及连接在第一与第二存储处理器之间的内部连接，第一存储处理器包括处理电路和具有第一组端口与第二组端口的封装集成电路器件，第一存储处理器的处理电路适于配置第一存储处理器的封装集成电路器件以提供(i)通过封装集成电路器件的第一组端口与存储装置组的通信和(ii)通过封装集成电路器件的第二组端口与第二存储处理器的其他通信；通过封装集成电路器件的第一组端口在第一存储处理器与存储装置组之间传递通信；及通过封装集成电路器件的第二组端口在第一存储处理器与第二存储处理器之间传递通信。2、 如权利要求1所述的数据存储装置，其中当在第一存储处理器与存储装置组之间传递通信时，处理电路适于代表外部主计算机组通过封装集成电路器件的第一组端口向存 储装置组中存储数据和从存储装置组中取回数据。3、 如权利要求2所述的数据存储装置，其中第一和第二存储处 理器包括各自的高速缓冲存储器；及其中当在第一存储处理器与第二 存储处理器之间传递通信时，处理电路适于通过封装集成电路器件的第二组端口在第一与第二处理器之间 交换数据以镜像第一和第二处理器各自的高速缓冲存储器。4、 如权利要求3所述的数据存储装置，其中存储装置组包括磁 盘驱动器；及其中当通过封装集成电路器件的第一组端口向存储装置 组存储数据和从存储装置组取回数据时，处理电路适于将封装集成电路器件相对于磁盘驱动器用作串行ATA (SATA)发 起方器件以控制作为SATA目标器件的磁盘驱动器。5、 如权利要求4所述的数据存储装置，其中第二存储处理器包括另一封装集成电路器件，其配置为相对于磁盘驱动器用作SATA发 起方器件以控制作为SATA目标器件的磁盘驱动器；及其中当通过封装集成电路器件的第二组端口在第一存储处理器与第二存储处理器之间传递通信时，处理电路适于将第一存储处理器的封装集成电路器件相对于第二存储处理器的其他封装集成电路器件用作SATA发起方器件，从而控制作为SATA 目标器件的第二存储处理器的其他封装集成电路器件。6、 如权利要求5所述的数据存储装置，其中当通过封装集成电 路器件的第二组端口在第一存储处理器与第二存储处理器之间传递 通信时，处理电路适于当第二存储处理器的其他封装集成电路器件用作SATA发起方器 件以提供第一与第二存储处理器之间的点对点通信时，将第一存储处 理器的封装集成电路器件相对于第二存储处理器的其他封装集成电 路器件用作SATA目标器件以响应第二存储处理器的其他封装集成电 路器件。7、 如权利要求4所述的数据存存储装置，其中第二存储处理器 包括另一封装集成电路器件，其配置为相对于磁盘驱动器用作SATA 发起方器件以控制作为SATA目标器件的磁盘驱动器；及其中当通过 封装集成电路器件的第二组端口在第一存储处理器与第二存储处理 器之间传递通信时，处理电路适于当第二存储处理器的其他封装集成电路器件用作SATA发起方器 件时，将第一存储处理器的封装集成电路器件相对于第二存储处理器 的其他封装集成电路器件用作SATA目标器件以响应第二存储处理器 的其他封装集成电路器件。8、 如权利要求7所述的数据存存储装置，其中当配置第一存储 处理器的封装集成电路器件时，处理电路适于禁止强制第一存储处理器的封装集成电路器件用作SATA发起方 器件的机制，从而允许第一存储处理器的封装集成电路器件相对于第 二存储处理器的其他封装集成电路器件用作SATA目标器件。9、 如权利要求1所述的数据存存储装置，其中封装集成电路器件配置为通过一个端口用作SATA发起方，同时通过另一个端口用作 SATA目标。10、 如权利要求9所述的数据存存储装置，第二存储处理器包括 另一封装集成电路器件；及其中第一和...

【专利技术属性】
技术研发人员：约翰V伯勒斯，马修朗，
申请(专利权)人：伊姆西公司，
类型：发明
国别省市：US[美国]