当前位置: 首页 > 专利查询>英特尔公司专利>正文

能够减少监听访问的方法、装置和系统制造方法及图纸

技术编号:2828441 阅读:255 留言:0更新日期:2012-04-11 18:40
本文描述了可以用于减少监听访问的技术。在一个实施例中,方法包括接收页监听命令,该页监听命令标识与由输入/输出(I/O)设备发出的存储器访问请求相对应的页地址。可以逐出一个或多个与所述页地址相匹配的高速缓存行。此外,可以监视由处理器核进行的存储器访问,以确定所述处理器核存储器访问是否在所述页地址之内。

【技术实现步骤摘要】
【国外来华专利技术】监听访问的减少
技术介绍
为了改进性能, 一些计算机系统可以包括一个或多个高速缓存。高速缓存通常存储与存储在其它地方的或早先计算的原始数据相 对应的数据。为了减少存储器访问延迟, 一旦数据被存储在高速缓存 中,将来就可以通过访问高速缓存的副本而不是重取或重计算原始数 据来对其进行使用。由计算机系统使用的一种高速缓存是中央处理单元(CPU) 高速缓存。因为CPU高速缓存更靠近CPU (例如,设置在CPU内部 或CPU附近),所以它使CPU能够更快速地访问诸如最近使用的指 令和/或数据之类的信息。因此,利用CPU高速缓存可以减少与访问设置在计算机系统中其它地方的主存储器相关的延迟。存储器访问延迟的减少继而改进了系统性能。然而,每次访问CPU高速缓存时, 对应的CPU就会进入更高功率的使用状态,以提供高速缓存访问支 持功能,例如,从而维护CPU高速缓存的一致性。 更高功率的使用会增加热量产生。过热会损害计算机系统的部件。而且,更高功率的使用会增大电池消耗,例如,在移动计算设 备中的电池消耗,这又会减少移动设备在重新充电之前可以使用的时 间。额外的功耗会额外导致使用更大的电池,其重量会更大。更大重 量的电池减少了移动计算设备的便携性。附图说明参考附图进行详细说明。在附图中,参考标记的最左侧的数字标识首先出现该参考标记的附图。在不同的图示中,使用相同的参 考标记指示类似的或相同的项。图1-3说明了根据本专利技术一些实施例的计算系统的框图; 图4说明了用于减少由处理器执行的监听访问(snoopaccess)的方法的实施例。具体实施方式 在下列描述中,为了使得彻底了解各实施例,阐述了大量的 具体细节。然而,可以在没有具体细节的情况下实现本专利技术的各种实 施例。在其它的情况中,没有详细地描述公知的方法、过程、部件和 电路,以便不会使本专利技术的特定实施例不清楚。 图1说明了根据本专利技术实施例的计算系统100的框图。计算 系统100可以包括一个或多个与互连网络(或总线)104相耦合的中 央处理单元(CPU) 102或处理器。处理器(102)可以是任何适当 的处理器,例如通用处理器、网络处理器等等(包括精简指令集计算 机(RISC)处理器或复杂指令集计算机(CISC))。此外,处理器(102) 可以具有单核或多核设计。具有多核设计的处理器(102)可以将不 同类型的处理器核集成在同一集成电路(IC)管芯上。而且,可以将 具有多核设计的处理器(102)实现为对称的或非对称的多处理器。 芯片组106还可以耦合到互连网络104。芯片组106可以包 括存储器控制中心(MCH) 108。 MCH108可以包括与存储器112相 耦合的存储器控制器110。存储器112可以储存数据和由CPU 102或 计算系统100中包含的任何其它设备执行的指令序列。在本专利技术的一 个实施例中,存储器112可以包括一个或多个易失性存储(或存储器) 设备,例如随机存取存储器(RAM)、动态RAM (DRAM)、同步 DRAM (SDRAM)、静态RAM (SRAM)等等。还可以使用非易失 性存储器,例如硬盘。额外的设备可以耦合到互连网络104,例如多 个CPU和/或多个系统存储器。 MCH 108还可以包括与图形加速器116相耦合的图形接口 114。在本专利技术的一个实施例中,图形接口 114可以经由加速图形端 口 (AGP)耦合到图形加速器116。在本专利技术的一个实施例中,显示 器(例如平板显示器)可以通过例如信号转换器耦合到图形接口 114, 所述信号转换器将存储在诸如视频存储器或系统存储器之类的存储 设备中的图像的数字表示转换为由显示器解释和显示的显示信号。由显示设备产生的显示信号在被显示器解释并且随后显示在显示器上 之前,会通过各种控制设备。 中心接口 118可以将MCH 108耦合到输入/输出控制中心 (ICH) 120。 ICH 120可以提供到与计算系统100相耦合的输入/输 出(I/O)设备的接口。 ICH120可以通过外设桥(或控制器)124耦 合到总线122,所述外设桥(或控制器)124例如是外设部件互连(PCI) 桥、通用串行总线(USB)控制器等等。桥124可以提供CPU 102 和外围设备之间的数据通路。可以使用其它类型的拓扑结构。而且, 例如通过多个桥或控制器,多条总线可以耦合到ICH120。此外,在 本专利技术的各个实施例中,耦合到ICH 120的其它外设可以包括集成驱 动电路(IDE)或小型计算机系统接口 (SCSI)硬盘驱动器、USB端 口、键盘、鼠标、并行端口、串行端口、软盘驱动器、数字输出支持 (例如,数字视频接口 (DVI))等等。 总线122可以耦合到音频设备126、 一个或多个盘片驱动器 128和网络接口设备130。其它的设备可以耦合到总线122。而且, 在本专利技术的一些实施例中,各种部件(例如网络接口设备130)可以 耦合到MCH 108。此外,可以组合CPU 102和MCH 108以形成单个 芯片。并且,在本专利技术的其它的实施例中,可以将图形加速器116包 含在MCH 108内。另外,计算系统100可以包括易失性和/或非易失性存储器 (或存储设备)。例如,非易失性存储器可以包括下列各项中的一项或多项只读存储器(ROM)、可编程ROM (PROM)、可擦除PROM (EPROM)、电EPROM (EEPROM)、盘片驱动器(例如128)、软盘、光盘ROM (CD-ROM)、数字多用途盘(DVD)、闪速存储器、磁光盘或适于存储电子指令和/或数据的其它类型的非易失性机器可读介质。图2说明了根据本专利技术一个实施例的、设置为点到点(PtP) 结构的计算系统200。特别地,图2显示了一个系统,其中,处理器、存储器和输入/输出设备通过多个点到点接口互联。图2的系统200还可以包括多个处理器,为了清楚起见,仅显示了其中的两个处理器,即处理器202和204。处理器202和204 每一个可以包括本地存储器控制中心(MCH) 206和208,以与存储 器210和212相耦合。处理器202和204可以是任何适当的处理器, 例如参考图1的处理器102所论述的那些处理器。处理器202和204 可以分别使用PtP接口电路216和218经由点到点(PtP)接口 214 来交换数据。处理器202和204每一个可以使用点到点接口电路226、 228、230和232经由单独的PtP接口 222和224与芯片组220交换数 据。芯片组220还可以使用PtP接口电路237经由高性能图形接口 236 与高性能图形电路234交换数据。本专利技术的至少一个实施例可以位于处理器202和204之内。 然而,本专利技术的其它实施例可以存在于图2的系统200中的其它电路、 逻辑单元或设备中。此外,本专利技术的其它实施例可以分布于图2所示 的多个电路、逻辑单元或设备中。 芯片组220可以使用PtP接口电路241耦合到总线240。总 线240可以具有一个或多个与其耦合的设备,例如总线桥242和I/O 设备243。经由总线244,总线桥242可以耦合到其它的设备,例如 键盘/鼠标245、通信设备246(例如调制解调器、网络接口设备等等)、 音频I/O设备247和/或数据存储设备248。数据存本文档来自技高网...

【技术保护点】
一种装置,包括:处理器核,用于:接收页监听命令,所述页监听命令标识与由输入/输出(I/O)设备发出的存储器访问请求相对应的页地址;以及逐出一个或多个与所述页地址相匹配的高速缓存行;以及处理器监视逻辑,用于监视由所述处理器核进行的存储器访问,以确定所述处理器核存储器访问是否在所述页地址之内。

【技术特征摘要】
【国外来华专利技术】US 2005-6-29 11/169,8541.一种装置,包括处理器核,用于接收页监听命令,所述页监听命令标识与由输入/输出(I/O)设备发出的存储器访问请求相对应的页地址;以及逐出一个或多个与所述页地址相匹配的高速缓存行;以及处理器监视逻辑,用于监视由所述处理器核进行的存储器访问,以确定所述处理器核存储器访问是否在所述页地址之内。2. 根据权利要求1所述的装置,其中,所述一个或多个高速缓 存行位于与所述处理器核相耦合的高速缓存中。3. 根据权利要求2所述的装置,其中,所述高速缓存与所述处 理器核位于同一集成电路管芯上。4. 根据权利要求1所述的装置,其中,所述页地址标识通过芯 片组与所述处理器核相耦合的存储器的区域。5. 根据权利要求4所述的装置,其中,所述芯片组包括I/0监 视逻辑,以监视由所述I/0设备进行的存储器访问。6. 根据权利要求5所述的装置,其中,所述芯片组包括存储器 控制器,并且所述I/O监视器耦合在所述I/O设备和所述存储器控制 器之间。7. 根据权利要求6所述的装置,其中,所述I/0监视器逻辑与 所述存储器控制器位于同 一集成电路管芯上。8. 根据权利要求1所述的装置,还包括多个处理器核。9. 根据权利要求8所述的装置,其中,所述多个处理器核位于 单个集成电路管芯上。10. —种方法,包括接收页监听命令,所述页监听命令标识与由输入/输出(I/O)设备发出的存储器访问请求相对应的页地址;以及逐出一个或多个与所述页地址相匹配的高速缓存行;以及 监视由处理器核进行的存储器访问,以确定所述处理器核存储器访问是否在所述页地址之内...

【专利技术属性】
技术研发人员:J卡达什D威廉斯
申请(专利权)人:英特尔公司
类型:发明
国别省市:US[美国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1