具有ＡＰＩＣ逻辑的单独副本的集中式中断控制器为多定序器芯片或系统的所有处理单元提供ＡＰＩＣ中断传送服务。该集中式中断控制器的中断定序器块根据公平模式调度该中断服务。该集中式中断控制器的至少一个实施例还包括防火墙逻辑，以便滤出选择的中断消息的传输。也描述和主张了其他的实施例。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及控制中断的电子电路领域。更具体地，本专利技术涉及用于多个处理单元的集中式高级可编程中断控制器。
技术介绍
作为任意计算机系统执行的基础，处理单元执行包括对于各个间歇"服 务"的控制的一些操作，所述各个间歇"服务"通过耦合到所述计算机系统的外围设备来请求。输入/输出("I/O")外围设备，包括例如打印机、扫描仪和显示设备这样的计算机产品，需要主处理器的间歇服务以确保适当 地运行。服务例如可以包括数据传送、数据捕获和/或控制信号。每一个外围设备典型地具有一个不同的服务调度，其不仅依赖于设备 的类型而且依赖于自身的编程运用。当运行一个或多个背景程序时，主处 理器根据这些设备各自的需要，在这些设备中复用其服务活动。使用至少两种通知(advise)主机服务需求的方法轮询和中断方法。在前一方法中， 周期性地检查每一个外围设备以査看表示服务请求的标志是否被设置。在 后一方法中，将设备服务请求路由到能够中断主机的中断控制器，强制分 支从它的当前程序转移到特定的中断服务程序。该中断方法是有利的，因 为主机不需要投入用于轮询的不必要的时钟周期。本专利技术采用了后一种方 法。随着多处理器计算机系统的出现，在处理器间动态分配中断的中断管 理系统被实现。高级可编程中断控制器("APIC")是这样的多处理器中断 管理系统的一个例子。应用于许多多处理器计算机系统中，APIC中断传送 机制能够被用于检测来自于另一个处理器单元的或者来自于外围设备的中 断请求，并且通知一个或多个处理器单元与该中断请求相对应的特定服务 需要被执行。可以在Carson等人的名称为"多处理器可编程中断控制系统" 的美国专利申请5283904中找到关于APIC中断传送系统的更多细节。许多传统的APIC在设计中是硬件密集的，因此需要大量的门(也就是 说，高的门计数)。在许多的多处理器系统中，每一个核心具有它自己专用 的完全自包含(self-contained)于该核心中的APIC。对于其他的多处理器系 统，每一个核心是具有多个逻辑处理器的同步的多线程核心。对于这样的 系统，每一个逻辑处理器和一个APIC相关，这样使得每一个多线程核心包 括多个APIC中断传送机制，其中的每一个均保持其自身的构架状态并且实 施其自身的控制逻辑，该控制逻辑通常和每一个其他的APIC的控制逻辑一 样。对于多处理器系统的任一种类型，多个APIC的管芯面积和漏泄功率消 耗可能会不合意的那样大。此外，与用于在多处理器系统中传送中断的多 个APIC的操作相关的动态功率消耗也可能会不合意的那样大。附图说明参考随后的附图可以理解本专利技术的实施例，其中相似的元件用相似的数字来表示。这些附图并不是限制的，而是用来解释多个处理单元的集中式APIC控制器的设备、系统和方法的所选择的实施例。图1是说明为多个处理单元提供中断控制的集中式中断控制器的至少一个实施例的框图；图2是说明集中式中断控制器的至少一个实施例的进一步细节的框 图；图3是说明多定序器系统的不同实施例的框图；图4是说明用于多个核心的中断状态的中央储存库的至少一个实施例的框图；图5是说明用于集中式中断控制器的中断定序器块的操作的至少一 个实施例的状态转移图；图6是说明能够执行所公开的技术的计算机系统的至少一个示例性 实施例的框图。具体实施例方式下面的论述描述了多个处理单元的集中式APIC的方法、系统和制造 产品的实施例。这里所描述的机制能够和单核心或者多核心多线程系统一起使用。在下面的描述中，阐述了许多特定的细节，例如处理器类型，多线程环境、系统配置、以及在多定序器(multi-s叫uencer)系统中的定序器的 数量和类型等，以提供对于本专利技术的更加详细的理解。然而本领域技术人 员会认识到的是，在没有这些特定的细节的情况下也能够实施本专利技术。此 外，没有详细地示出一些公知的构架、电路等，以避免不必要地使本专利技术 变得模糊。图1是说明包括集中式中断控制器110的系统100的至少一个实施 例的框图。系统100包括多个核心104(0)-104(n)。图1的虚线和椭圆说明 系统100能够包括任意数目(n)的核心，其中n^2。本领域技术人员将认识 到，系统的一个可替代实施例可以包括单独的同步多线銜"SMT")核心(例 如n-l)，如下面所解释的。图l说明了单独的集中式中断控制器110与核心104(0)-104(n)是物理 隔离的。图1也说明了系统100的每一个核心104(0)-104(n)经由本地互连 102耦合到集中式中断控制器110。集中式中断控制器110因此通过本地互 连102与每一个处理核心进行交互。集中式中断控制器110的高级目的是 以如下方式顺序地模拟多APIC的操作即在系统100看来，那些APIC并 行操作，如它们在传统的单核心APIC系统里所做的那样。 系统100的单核心104能够实现任意多线程模式，包括同步多线程 (SMT)、事件切换多线程(SoeMT)和/或时间复用多线程(TMUX)。当来自一 个以上硬件线程上下文("逻辑处理器")的指令在任意特定的时间点上同时 在处理器304中运行时，其被称作SMT。另外，单核心多线程系统能够实 施SoeMT，其中处理器流水线在多个硬件线程上下文之间被复用，但是在 任意给定的时间，只有来自一个硬件线程上下文的指令能够在流水线中执 行。对于SoeMT，如果线程切换事件是基于时间的，那么它是TMUX。尽 管支持SoeMT和TMUX模式的单核心能够支持多线程，但在这里将它们 称为"单线程"核心，因为在任意给定的时间只有来自一个硬件线程上下 文的指令能够被执行。每个核心104可以是一个能够执行单线程的单独的处理单元。或者， 一个或多个核心104可以是执行SoeMT或者TMUX多线程的多线程核心， 从而使核心一次仅仅执行一个线程的指令。对于这样的实施例，核心104被称作"处理单元"。对于至少一个替代性实施例，每一个核心104是多线程核心，例如 SMT核心。对于SMT核心104，核心104的每一个逻辑处理器被称作"处 理单元"。如这里所使用的，"处理单元"可以是能够执行线程的任意物理 或逻辑单元。每一个处理单元可以包括下一指令指针逻辑以确定要被执行 用于给定线程的下一条指令。像这样，处理单元在这里可互换地被称作"定 序器"。对于任一个实施例(单线程核心对多线程核心)，每一个处理单元和它 自身的中断控制器功能相关，尽管这些功能的逻辑不是自包含于每一个处 理单元内，但是替代地由集中式中断控制器110来提供。如果任意核心104 是SMT核心，每一个核心104的每一个逻辑处理器能够经由本地互连102 耦合到集中式中断控制器IIO。直接转到图3，如上面所描述的，处理单元(或"定序器")可以是逻 辑处理器或物理核心。在逻辑和物理处理单元之间的这种差异在图3中被 说明。图3是说明能够执行所公开的技术的多定序器系统的实施例310,350 的选择的硬件特征的框图。图3说明了单核心多定序器多线程环境310的选择的硬件特征。图3 也说明了多核心多线程环境350的选择的硬件特征，其中每一个定序器是 一个单独的物理处理器核心。在单核心多线程环境310中，单独的物理处理器304作为多逻辑处 理器(未示出)而出现，在这里被称作本文档来自技高网...
【技术保护点】
一种设备，其包括： 单独的逻辑块，其用于针对将中断消息传送到多个处理单元以及从多个处理单元传送中断消息，执行优先化以及控制功能，其中，在所述多个处理单元之间共享所述逻辑块； 中断定序器块，其耦合到所述逻辑块，用于调度所述多个处理单元的中断事件，以便由所述逻辑块进行处理； 存储区域，其保持所述多个处理单元中的每一个处理单元的构架中断状态信息； 一个或多个输入的消息队列，其用于接收进入的中断消息，并将来自于所述消息的信息置入所述存储区域中；以及 一个或多个输出的消息队列，其用于发送外发的中断消息。
【技术特征摘要】
【国外来华专利技术】
【专利技术属性】
技术研发人员：BD博特赖特，JM克利里，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。