用于使内核之间的通信同步的具有标志寄存器的控制装置制造方法及图纸

控制装置（Ｄ）是包括至少两个内核（Ｃ１，Ｃ２）的集成电路（ＩＣ）的一部分，所述内核通过总线（ＢＣ１，ＢＣ２）与存储器（Ｍ）耦接，该存储器（Ｍ）被布置用于存储将在这些内核（Ｃ１，Ｃ２）之间传送的数据。该控制装置（Ｄ）包括至少一个标志寄存器（ＦＲ１，ＦＲ２），所述标志寄存器通过总线（ＢＣ１，ＢＣ２）与内核（Ｃ１，Ｃ２）耦接并被布置用于在Ｎｉ个地址处存储Ｎｉ个标志值，所述Ｎｉ个标志值与通过所述内核之一存储到存储器（Ｍ）中并准备朝向另一个内核传送的数据相关，由所述内核之一（Ｃ１，Ｃ２）借助于表示第一地址的命令而能够对存储在第一地址处的每个标志值进行设置或重置，由此将允许由另一个内核（Ｃ２，Ｃ１）借助于表示第二地址的命令对存储在第二地址处的另一个标志值同时进行设置或重置。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及集成电路，更精确地说涉及这种集成电路的内核(或 处理器)之间的通信同步。
技术介绍
在大多数复杂集成电路内部，固件被分布在若干个内核(或处理 器)上。在用于通讯设备(例如移动电话)中的基带装置的集成电路 中特别是这样的情况。时常，一个主内核或处理器，称作CPU(控制处理单元)，专用于 系统控制，并且一个或者多个专门的内核或处理器，称作DSP (数字 信号处理器)，专用于特定的数字数据处理，例如音频处理、视频解 码或通信信道编码。如图1中所示的，为了在两个内核Cl和C2之间实现实时双通信(即数据传输)，已经建议将一个DPRAM存储器(双端口随机存取存 储器)M连接至这些内核中每一个的数据和地址总线。回想起来这类 存储器是易失性存储器，其通常具有16或32位宽度，并且可同时由 两个内核(或处理器)访问。利用这种方案(图1中所示的)，所述 两个内核Cl和C2把DPRAM存储器M视作一个标准存储器，并且可在 其地址的任何一个地址上读取或写入字。唯一限制是当一个内核正在 一个DPRAM存储器存储区域中写入数据时，另一个内核不能访问该 DPRAM存储器存储区域。如本专业技术人员所本文档来自技高网...

【技术保护点】
一种用于集成电路（ＩＣ）的控制装置（Ｄ），所述集成电路（ＩＣ）包括至少两个内核（Ｃ１，Ｃ２），它们通过总线（ＢＣ１，ＢＣ２）与存储器（Ｍ）耦接，所述存储器（Ｍ）被布置用于存储将在所述内核（Ｃ１，Ｃ２）之间传送的数据，所述控制装置（Ｄ）的特征在于包括至少一个标志寄存器（ＦＲｉ），所述标志寄存器通过所述总线（ＢＣ１，ＢＣ２）与所述内核（Ｃ１，Ｃ２）耦接并且其被布置用于在Ｎｉ个地址处存储Ｎｉ个标志值，所述Ｎｉ个标志值与通过所述内核之一存储到所述存储器（Ｍ）中并准备朝向所述内核中的另一个传送的数据相关，由所述内核之一（Ｃ１，Ｃ２）借助于表示所述第一地址的命令而能够对存储在第一地址处的每个标志值进行设置...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：弗朗索瓦尚塞尔，帕特里克富尔切里，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]