主机命令执行加速方法及系统技术方案

一种加速主机命令执行的方法，该方法包括以下步骤：决定主机命令是否符合加速标准；如果主机命令符合该加速标准，则产生达到标准旗标信号；如果发出了达到标准旗标信号，则执行相应于主机命令的动作。本发明专利技术提供的加速方法及系统能够减少处理主机命令的总持续时间，从而提高电子装置与电脑主机之间的数据传输率。

【技术实现步骤摘要】
主机命令执行加速方法及系统
本专利技术是有关于一种加速执行命令的系统以及方法，特别有关于一种加速 主机执行命令的系统以及方法。
技术介绍
在光驱与电脑主机之间的基本操作中，电脑主机通过高级技术附件包接口(Advanced Technology Attachment Packet Interface,简称ATAPI)向光驱发出 ATAPI命令，以请求数据或者存取数据。光驱接收ATAPI命令后解析ATAPI命 令，并且将ATAPI命令分类，以执行相应的动作。如图1所示， 一个处理ATAPI 命令的标准操作可以分为四个常规阶段阶段一电脑主机发出ATAPI命令，光驱的一个系统(其可以通过韧件达 成)接收ATAPI命令。阶段二该系统解析ATAPI命令并且将其分类，然后使光驱根据ATAPI命 令操作。阶段三该系统执行相应的动作，例如在程控输入/输出(Programmed I叩ut/Output，简称PIO )或超高速直接存储器存取(Ultra Direct Memory Access, 简称UDMA)模式下于电脑主机与光驱之间进行数据通信。阶段四当电脑主机与光驱之间完成数据通信时，光驱向电脑主机报告数 据通信完毕信号。当电脑主机接收到数据通信完毕信号后，电脑主机准备发出 下一 ATAPI命令。传输率用来评估电脑主机与光驱之间的数据通信性能，传输率表示为传输率=(传输数据字节数)/ (时间)其中传输数据字节数表示被传输的全部区段(sectors),时间表示阶段一至 阶段四的总持续时间。显然，缩短阶段一至阶段四的总持续时间可以提高传输率。因此，为提高传输率，有必要提供一种缩短电脑主机与光驱之间数据通信的总持续时间的方 法。
技术实现思路
本专利技术的主要目的在于提供一种主机命令执行加速方法及系统，以缩短电 脑主机与电子装置之间数据通信的总持续时间。一种加速主机命令执行方法，该方法包括以下步骤决定主机命令是否符 合加速标准；如果主机命令符合该加速标准，则产生达到标准旗标信号；如果 发出了达到标准旗标信号，则执行相应于主机命令的动作。一种加速主机命令执行的系统，主机命令由主机发出，该系统包括接口 单元，用以处理电子装置与主才几之间的数据通信；加速单元，耦接于接口单元， 用于经由接口单元接收主机命令，并决定主机命令是否符合加速标准，如果主 机命令符合加速标准，则产生达到标准旗标信号；以及微处理器，如果达到标 准旗标信号^tt出，则执行相应于主机命令的动作。本专利技术加速方法及系统可以减少主机命令操作中所需的阶段。或者说，本 专利技术加速方法及系统能够减少处理主机命令的总持续时间，从而提高电子装置 与电脑主机之间的数据传输率。附图说明图1是处理ATAPI命令的一种传统操作。图2是依据本专利技术的包括有ATAPI接口加速单元的系统的方块图。 图3是依据本专利技术的ATAPI界面加速方法的流程图。 图4是依据本专利技术的处理ATAPI命令的操作过程的流程图。具体实施方式本专利技术涉及一种在电子装置与电脑主机之间的接口加速系统及方法。依据 本专利技术加速系统及方法可以快速地检测主机命令并且决定其类型。图2是依据本专利技术的加速系统204的结构图，其包括有ATAPI接口的加速 单元。加速系统204包括接口单元206，加速单元208，命令排列存储器(commandqueue memory)210，緩沖存储器212以及微处理器214。加速系统204可以设置 在光驱内。如图2所示，接口单元206处理加速系统204与电脑主机202间接 口的数据通信。所述接口可以是集成驱动器电子(Integrated Device Electronics, IDE ) 4妻口 、并4亍高级4支术附件(Parallel advanced technology attachment, PATA ) 接口或者串行高级技术附件(serial advanced technology attachment, SATA)接 口等。自电脑主机202发出的主机命令经由接口单元206发送至加速单元208 以及命令排列存储器210。在本实施例中，该电子装置为光驱，且该主才几命令为 ATAPI命令。加速单元208将ATAPI命令迅速分类，然后向孩史处理器214发出 旗标信号以执行相应的动作。命令排列存储器210用于排列ATAPI命令直到微 处理器214接收到旗标信号。接收到旗标信号后，微处理器214依据旗标信号 及ATAPI命令执行相应的动作，例如向电脑主机202发送数据或者从电脑主机 202接收数据。緩冲存储器212耦接于微处理器214,用来緩冲微处理器214需 要的数据。图3是依据本专利技术的用来加速执行ATAPI命令的ATAPI接口加速方法的流 程图。该方法包括以下步骤S302:加速单元208决定ATAPI命令的类型是否属于多个预定类型中的一 种。这些预定类型是预先设置于加速单元208内，例如ATAPI命令WRITE 10、 WRITE 12、 READ 10以及READ 12。相应地，不需要解析ATAPI命令就有可 能快速地决定微处理器214的相应动作。如果ATAPI命令属于这些预定类型中 的一种，则进行步骤S304，否则，进行步骤S312。S304:加速单元208决定ATAPI命令的起始地址是否与前一 ATAPI命令的, 地址连续。如果ATAPI命令的起始地址与前一 ATAPI命令的地址连续，则ATAPI 命令的类型与前一 ATAPI命令的类型相同。这就是所谓的"突发传输存取(burst access)"。因此，加速单元208可以直接向微处理器214报告以执行相应的动作 而不需要通过系统解析ATAPI命令。如果ATAPI命令的起始地址与前一 ATAPI 命令的地址连续，进行步骤S306,否则，进行步骤S312。S306:加速单元208决定ATAPI命令的数据长度是否不为零。ATAPI命令 的数据长度为零表示ATAPI命令对于微处理器214是无意义的。相应地，微处 理器214会忽略数据长度为零的ATAPI命令。如果ATAPI命令的数据长度不为零，进行步骤S308,否则，进行步骤S312。S308:加速单元208 4企查緩冲存储器212是否为ATAPI命令做好准备。如 果緩沖存储器212没有足够空间储存ATAPI命令要求的数据或者不具有ATAPI 命令要求的数据，那么由于緩沖存储器212还未为ATAPI命令做好准备，微处 理器214将不被允许立即相应于执行ATAPI命令的动作。ATAPI命令将不被处 理，直到緩沖存储器212为ATAPI命令做好准备。如果緩沖存储器212为ATAPI 命令做好准备，则进行步骤S310，否则，进行步骤S312。S310:当步骤S302至步骤S308的结果均为"是"时，加速单元208向樹: 处理器214发出达到标准旗标信号(criteria hit flag signal )。达到标准旗标信号 表示孩t处理器214可以立即执4于相应于ATAPI命令的动作而不需要解冲斤ATAPI 命令。S312:如果步骤S302至步骤S308中的任何一个结果为"否"，则加速单元 208将向微处理器214发出假旗标信号。假旗标信号表示如果不解析ATAPI命 令，微处理器214将不能够直接执行相应于AT本文档来自技高网...

【技术保护点】
一种加速主机命令执行的方法，该方法包括：决定该主机命令是否符合加速标准；如果该主机命令符合该加速标准，则产生达到标准旗标信号；如果发出了该达到标准旗标信号，则执行相应于该主机命令的动作。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李金松，郑志勇，陈宏庆，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[]