统计时序分析中关键度预测的系统和方法技术方案

描述了用于确定电路时序图的边关键度概率的方法。该方法包括形成与被计时的电路对应的有向无环时序图，执行电路的统计时序，为感兴趣的每条边定义将时序图划分为多部分的割集，为割集中的每条边确定边松弛，计算割集中所有边松弛的统计最大值，和从该统计最大值推断每条边的边关键度概率。还描述了用于确定电路时序图的边关键度概率的系统。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及数字集成电路的设计自动化。更具体地说，它涉及存 在延迟变化时的数字电路统计静态时序分析。
技术介绍
人们注意到，变异性(variability)随着历代集成电路技术的发展 成比例增大。这种变异性源包括例如制造变化、设备疲劳、环境变 化(例如温度和供电电压)以及锁相环路(PLL)变化。在存在这些 变化时，希望获知每条信号传播弧(例如时序弧)的关键度 (criticality)，即制造集成电路(例如芯片)、其中关键路径通过感 兴趣的信号传播弧的概率。各种各样的应用可从这种能力中获益，包 括测试、时序报告和电路优化。现有技术的"确定性"时序方法在固定的工艺角或工艺"实例"上 执行时序。因此，可能难以预测信号传播弧关键度和电路延迟的概率 分布。此外，在确定性时序方法中，关键路径是唯一的，因而成为优 化方法中显而易见的改进目标。在统计时序中，注意到每条路径和每 条边都有作为关键路径和关键边的某个非负概率。希望能够按大小顺 序预测这些边关键度概率，以便指导集成电路的人工或自动优化。预测关键度概率的现有技术方法存在例如在正确地考虑相关性 时的低效率以及不能正确地考虑相关性之类的问题。计算关键度的一 种方法是通过产生满足给定概率分布的过程参数的许多随机组合、并 随后执行重复的确定性时序分析以便为每个单个的过程参数组合检 测关键时序弧，来直接应用蒙特卡罗仿真。其中某特定边在最关键路 径上的那一小部分电路是该边的关键度概率。然而，由于需要过多的 确定性时序分析，此方法的计算效率很低。另一现有方法使用参数化的统计静态分析，在公开的题为"System and Method for Probabilistic Criticality Prediction of Digital Circuits"的美国专利申请序列号2005/0066298中对其进行了描述。然 而，该方法隐含地假定"胎紧概率"(tightness probability )为独立概 率。该假设是有缺陷的，原因在于由于信号传播路径的再收敛和对 于共有的全局变化源的依赖，胎紧概率可能是强相关的，从而导致对 关键度概率的预测不精确。因此，需要克服上述问题。
技术实现思路
本专利技术的各方面涉及数字电路中用于关鍵度预测的系统和方法。 具体地说，本专利技术的各方面公开了 一种用于在参数化的统计静态时序 分析(SSTA)中计算时序图每条边的关键度概率的方法。本专利技术提供了一种用于确定电路时序图的边关键度概率的方法。 该方法包括形成与被计时的电路对应的有向无环时序图，执行该电路 的统计时序，为感兴趣的每条边定义将时序图划分为多个部分的割 集，为割集中的每条边确定边松弛(edge slack)，为割集中的所有边 松弛计算统计最大值，和根据统计最大值推断每条边的边关键度概率。本专利技术还提供了一种用于在电路的统计时序分析中预测关键度 的系统，包括用于形成与被计时的电路对应的有向无环时序图的装 置，用于执行电路的统计时序的装置，用于为时序图的每个层级定义 将时序图划分为多个部分的割集的装置，用于为割集中的每条边确定 边松弛的装置，用于为割集中的所有边松弛计算统计最大值的装置， 以及用于根据统计最大值推断每条边的边关键度概率的装置。本专利技术还提供了 一种用于部署应用以优化电路的时序特征的方 法，包括提供计算机基础设施，其可操作为形成与被计时的电路对 应的有向无环时序图；执行电路的统计时序；为感兴趣的每条边定义 将时序图划分为多个部分的割集；为割集中的每条边确定边松弛；为割集中的所有边松弛计算统计最大值；和根据统计最大值推断每条边 的关键度概率。附图说明下面参考下列附图介绍本专利技术的优选实施例。图l是根据本专利技术实施例的统计静态时序分析系统的示意框图。图2是由时序弧的关键度所驱动的电路优化系统的示意图。图3是为介绍与图1-2中提到的相关术语而提供的数字电路实例。图4示出了对图3中所示的示例电路进行建模的时序图。 图5的示意图示例了图3中所示的数字电路的时序图的信号传播 路径和时序弧的关键度。图6示出了变化空间，其中路径的关键度区域经过如图5所示时序弧.图7示出了时序图的示例割集。图8是为时序图计算时序图割集的流程方法，该时序图的实例见 图4所示。图9示例了示例时序图割集的计算过程。图IO示例了经过时序弧的所有路径的最大延迟的计算过程。图10A是用于确定时序图的边的关键度概率的高级流程方法，该时序图的实例见图4所示。图ll是用于计算时序弧关键度的流程图。图12是用于计算N个一阶线性模型的胎紧概率的流程图。图13为一阶模型的集合示出了二叉划分树实例。图14是使用二叉划分树为N个一阶模型计算胎紧概率的流程图，图13示例了二叉划分树的实例。图15是用于遍历划分树和计算胎紧概率的流程图，划分树的实例见图13所示。图16的计算机系统用于执行本专利技术的各个方面。具体实施例方式本专利技术的各方面描述了在数字电路统计时序分析中用于预测信 号传播弧的关键度的系统和方法。信号传播弧的关键度是该弧为关键弧的概率(即制造时序弧属于时序关键的信号传播路径的芯片的概 率)。图1是根据本专利技术实施例的统计静态时序分析系统100的示意框 图。这里系统100也可称作工具100。系统100被配置为接收多个输 入110、 120、 130、 140。第一输入是表示待分析电路的结构的电路网 表110。第二输入是时序断言120 (例如时序约束)集合。时序断言 120典型地包括在主输入上的到达时间、在主输出上要求的到达时间、 与时钟相位有关的信息、和由主输出驱动的外部栽荷的详细情况。时 序断言120的形式可以是确定性数值或独立概率分布或相关概率分布 或其任一组合。第三输入是参数化延迟模型130集合，这些延迟模型允许定时器 确定门或线的延迟作为延迟模型变量(例如输入斜率或上升/下降时间 和输出载荷)的函数和变化源的函数。例如，在公开的题为"System and Method for Statistical Timing Analysis of Digital Circuits，，的美国 专利申请序列号2005-0065765中所述的一阶线性模型可用于确定延 迟。系统100被配置为接收关于变化源的统计信息140。变化源140 典型地包括变化源列表，每个变化源有均值和标准偏差。概率或统计静态时序模块150被配置为接收输入110、 120、 130、 140，以生成电路时序图，其中标注有在电路所有节点上的到达时间 和要求时间(例如输出160)的参数化一阶模型160。参数化一阶模 型160可以具有一阶线性模型形式。标注有到达时间和要求时间的参 数化模型160的时序图由单元170接收，其中单元170被配置为计算 时序弧的关键度。单元170计算时序弧的关键度180。时序弧的关键 度180表明在成品芯片上时序弧的关鍵度概率。例如，时序弧A的关 键度提供了制造时序弧A位于时序关键的信号传播路径上的芯片的概率。图2是根据本专利技术的实施例的由时序弧的关键度驱动的电路优 化系统200的示意图。系统200包括电路优化模块240和静态时序分 析器250。电路优化模块240被配置为接收电路网表210、时序断言 集合、参数化延迟模型220、以及优化目标和约束230作为输本文档来自技高网...

【技术保护点】
一种用于确定电路时序图的边的关键度概率的方法，包括：形成与被计时的电路对应的有向无环时序图；执行电路的统计时序；为感兴趣的每条边定义将时序图划分为多个部分的割集；为割集中的每条边确定边松弛；计算割集中所有边松弛的统计最大值；和从统计最大值推断每条边的边关键度概率。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：V佐罗托夫，C威斯维斯瓦里亚赫，N文卡特斯瓦兰，熊瑾珺，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]