存储控制装置及其控制方法制造方法及图纸

本发明专利技术涉及存储控制装置及其控制方法，是通过在维持性能的同时还抑制功耗、可以实现大容量下的低功耗的存储控制装置以及控制方法。该存储控制装置具备：具有存储来自主机装置的数据的多个非易失性存储器的多个非易失性存储器模块；以及通过控制非易失性存储器模块的电源来控制来自主机装置的数据的输入输出的非易失性存储器控制部，当根据来自主机装置的数据的读写请求，在规定的时刻对指定的非易失性存储器模块进行数据的读写时，非易失性存储器控制部仅对指定的非易失性存储器模块的电源进行接通控制。

【技术实现步骤摘要】

本专利技术涉及，尤其适用于作为存储设备而采用了闪速存储器(Flash Memory)的存储控制装置。
技术介绍
以往，作为存储控制装置中的存储设备，使用半导体存储器或硬盘驱动器。 半导体存储器具有存取速度快、小型、低功耗以及高可靠性的优点，但是具有 每单位比特的成本比硬盘驱动器高得多的缺点。另一方面，硬盘驱动器具有与 半导体存储器相比存取速度快、大型、高功耗以及低可靠性的缺点，但是具有 每单位比特的成本与半导体存储器相比低得多的优点。因此，近年来，作为存储系统中的存储设备，硬盘驱动器成为主流。与之 相伴，不断进行与硬盘驱动器相关的技术革新，硬盘驱动器中的每单位面积的 存储容量也飞速增长。另夕卜，关于作为硬盘驱动器的弱点的可靠性，通过RAID (Redundant Array of Inexpensive/Independent Disks )技术的应用而得到了提高。但是，近年来，作为可以自由进行数据的重写、并且即使切断电源数据也 不消失的半导体存储器的闪速存储器，作为存储设备得到了广泛利用。这种闪 速存储器与硬盘驱动器相比电源的接通 断开速度非常快，达到几十p，随 着在市场上的普及，闪速存储器的单位比特成本也下降了。因此，为了将具有这种特征的闪速存储器应用于存储系统来实现低功耗的 存储系统，在专利文献1和非专利文献1中公开了与MAID (Massive Array of Idle Disks)相关的4支术。专利文献1美国专利申请公开第2004/0054939号说明书非专利文献1Dennis Colarelli，Dirk Grunwald，and Michael Neufeld， "The Case for Massive Arrays of Idle Disks(MAID)"、 、平成14年1月7曰、 USENIX (美国)、、因特网<URL:http:〃www.usenix.org/publicatons/library/proceedings/fast02/wips/colarelli.pdf> 但是，在专利文献l和非专利文献l的技术中，在存储系统中限定MAID技术的应用目的地，因此存在无法同时实现低功耗和维持高性能的问题。另外，闪速存储器仅可以保证10万次左右的写入次数。因此，在采用闪速存储器作为存储系统的存储设备时，也需要采取考虑了闪速存储器特性的对楚 束。
技术实现思路
考虑到以上问题而做出本专利技术，提出通过在维持性能的同时也抑制功耗， 可以实现大容量下的低功耗的存储控制装置以及控制方法。为了解决相关问题，本专利技术作为与主机装置连接的存储控制装置，其特征 在于，具备具有存储来自主机装置的数据的多个非易失性存储器的多个非易 失性存储器模块；以及通过控制非易失性存储器模块的电源来控制来自主机装 置的数据的输入输出的非易失性存储器控制部，当根据来自主机装置的数据的 读写请求，在规定的时刻对指定的非易失性存储器模块进行数据的读写时，非 易失性存储器控制部仅对指定的非易失性存储器模块的电源进行接通控制。结果，在通常时候对非易失性存储器模块的电源进行切断控制，并且仅在 必要时对非易失性存储器模块的电源进行接通控制，因此，可以在维持闪速存 储器的性能的同时抑制存储系统整体的功耗。另外，本专利技术作为与主机装置连接的存储控制装置的控制方法，其特征在 于，存储控制装置具备具有存储来自主机装置的数据的多个非易失性存储器 的多个非易失性存储器模块；以及通过控制非易失性存储器模块的电源来控制 来自主机装置的数据的输入输出的非易失性存储器控制部，存储控制装置的控 制方法具有以下步骤当根据来自主机装置的数据的读写请求，在规定的时刻 对指定的非易失性存储器模块进行数据的读写时，非易失性存储器控制部仅对 指定的非易失性存储器模块的电源进行接通控制。结果，在通常时候对非易失性存储器模块的电源进行切断控制，并且仅在 必要时对非易失性存储器模块的电源进行接通控制，因此，可以在维持闪速存 储器的性能的同时抑制存储系统整体的功耗。根据本专利技术，使用搭载了作为电源接通'断开速度快的非易失性介质的闪速存储器的存储系统，仅在必要时进行接通闪速存储器的电源的控制，因此可以实现大容量并且低功耗的存储系统。附图说明图1是表示第一实施方式的存储控制装置的外观概略结构的立体图。 图2是表示第一实施方式的闪速存储器组件的结构图。图3是表示第一实施方式的闪速存储器组件的概略立体图。图4是表示第一实施方式的存储控制装置的连接图。图5是表示第 一 实施方式中的存储系统的整体结构的框图。图6是表示第一实施方式的闪速存储器组件的结构框图。图7是表示第一实施方式中的位置管理表的图表。图8是表示第一实施方式中的地址变换表的图表。图9是表示第一实施方式中的模块管理表的图表。图IO是第一实施方式中的初始设定处理的流程图。图11是第一实施方式中的写入处理的流程图。图12是第一实施方式中的写入处理的流程图。图13是向第 一 实施方式的闪速存储器组件的写入处理的流程图。图14是向第一实施方式的闪速存储器组件的写入处理的时序图。图15是向第 一 实施方式的闪速存储器组件的写入处理的时序图。图16是第一实施方式中的读出处理的流程图。图17是从第 一 实施方式的闪速存储器组件的读出处理的时序图。图18是从第 一实施方式的闪速存储器组件的读出处理的时序图。图19是从第 一 实施方式的闪速存储器组件的读出处理的时序图。图20是第一实施方式中的定期诊断处理的流程图。图21是第一实施方式中的定期诊断处理的说明图。图22是在第一实施方式的闪速存储器模块中发生故障时的外观概略立体图。图23是输出了在第一实施方式的闪速存储器模块中发生故障时的地址变 换表的管理画面。图24是第一实施方式的闪速存储器模块中发生故障时的管理画面。 图25是第一实施方式的闪速存储器模块中发生故障时的管理画面。 图26是第一实施方式的闪速存储器模块中发生故障时的管理画面。 图27是表示第二实施方式的闪速存储器组件的概略立体图。 符号说明1存储系统；2、 2，存储控制装置；20主机装置；3、 3，机架拒；4冷却 风扇单元；5、 5，闪速存储器组件；50闪速存储器模块；500闪速存储器； 510第一接口部；511处理器；512存储器；513模块管理表；514第二接口 部；515闪速存储器电源部；516第三接口部；517LED控制部；52LED; 6 硬盘驱动器单元；7逻辑基板；8电源单元；700通道适配器；702共享存储 器；703位置管理表；704地址变换表；705高速緩冲存储器；706磁盘适配 器；56A闪速存储器组件群；56B硬盘驱动器群；12管理终端 具体实施例方式(1)第一实施方式(l-l)存储系统的外观结构在图l中，2表示本实施方式的存储控制装置。该存储系统l具备搭载了 进行数据的输入输出控制的数据输入输出功能的存储控制装置2。存储控制装置2在长方体形状的机架拒(rack frame ) 3内分别容纳了多个 冷却风扇单元4、闪速存储器组件(Flash Memory Package) 5、硬盘驱动器单 元6、逻辑基板7以及电源单元8。机架拒3是可以通过隔板将各部划分为多个段的结构。在本实施方式中， 机本文档来自技高网...

【技术保护点】
一种与主机装置连接的存储控制装置，其特征在于，　具备：具有存储来自所述主机装置的数据的多个非易失性存储器的多个非易失性存储器模块；以及　通过控制所述非易失性存储器模块的电源来控制来自所述主机装置的数据的输入输出的非易失性存储器控制部，　当根据来自所述主机装置的数据的读写请求，在规定的时刻对指定的非易失性存储器模块进行数据的读写时，所述非易失性存储器控制部仅对所述指定的非易失性存储器模块的电源进行接通控制。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：小贺努，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：JP[日本]