微小卫星星载计算机数据存储用的差错检测和纠错系统属于航天技术中微小卫星中计算机存储技术领域，其特征在于，含有：静态内存存储器组件和现场可编程器件ＦＰＧＡ，该ＦＰＧＡ含有：汉明纠错电路、三模冗余判决电路、两个双向三态选通器、地址逻辑电路以及模式控制电路，根据外部中央处理器的地址内容，模式控制电路选择汉明纠错、三模冗余判决和无差错控制三种模式中的任何一种，并通过两个双向三态选通器对中央处理器输入的数据信号，根据受模式控制电路控制的地址逻辑电路所配置的存储空间，由１２片静态内存存储器组成的存储组件进行读写操作。由于本发明专利技术按三种模式分别对内存存储器组件的内存空间作了灵活且可调整的分组，因而可根据纠错模式进行灵活分配，充分利用了内存。
【技术实现步骤摘要】
本专利技术针对外层空间产生的单粒子效应实现了一种可用于微小卫星星载计算机的数据存 储系统检纠错技术，属于微小卫星(Micro Satellite)和航天电子技术(Space Avionics) 领域。
技术介绍
辐射是空间飞行器在太空环境中面临的主要问题之一。太空中的各种高能粒子(包括高 能质子、中子、a粒子、重离子等)具有很髙的动能，通过时可能会影响半导体电路的逻辑 状态，甚至对半导体材料造成永久损害。单个高能粒子对电子器件功能产生的影响称之为单 粒子效应。其中，需要特别关注导致存储内容在'0' ，' 1'之间发生变化的单粒子翻转(SEU) 问题。微小卫星的研发思路是短周期、低成本、采用新技术，因此大量采用市场上容易取得的 商业级电子器件。这些器件具有高密度、低功耗、低成本、扩展性强等特点，但通常并没有 经过严格的抗辐射测试，也没有采用完善的抗辐射工艺。解决微小卫星的抗辐射问题需要采 取综合的措施，包括整体防护、设计冗余等等，而具体对于数据存储器则通常采用编码、备 份等方法利用信息冗余来应对SEU现象。与物理存储器件相配合，实现上述检错/纠错功能的 电路就是微小卫星星载计算机系统的数据差错检测和纠正模块(Error Detection And Correction, EDAC)。星载数据存储系统的纠检错方案是针对外层空间产生的单粒子效应，达 到检测并纠正CPU和内存之间的数据存储随机错误的目的，是星上数据处理的重要一环。在2002年08期的《电子技术应用〉〉中，文章《利用FPGA实现模式可变的卫星数据存储器 纠错系统》中，曾提出了协调内存配置以实现多模式的检纠错方案，结构如图l所示。该文章 只在构思阶段，并没有具体的操作手段，本专利技术旨在将该论文转化成果。在该文章中提到兼容三倍冗余判决电路和汉明编码及纠错电路对内存的配置如图2所示， 是由3个位于同一条地址总线上的16 bit内存模块组成。每个内存模块还可以单独片选其高字节或低字节，用控制总线来控制EDAC模块的纠检错模式。每个内存模块通过片选信号 ah，al，bh，bl,ch，cl的控制，实际上就有6个宽度为8 bit的内存模块就可以单独访问。48bit (3xl6bit)的数据线全部接入EDAC控制模块。当系统工作在模式0时，ah，al，bh,bl，ch，cl被相同的片选信号驱动。这样就需要 一个3xl6 bit冗余内存空间。当系统工作在模式l时，ah,al，bh—组，bl，ch,cl—组，分 别被相同的片选信号驱动，构成了两个独立的16+8 bit存储空间。对于(22， 16)汉明码， 每一个空间实际使用16+6 bit。在这种配置下，地址空间比模式O下增加一倍。系统工作在 模式2下时，ah，al—组，bh，bl—组，ch，cl一组，分别被相同的片选信号驱动，构成了三 个独立的16bit存储空间。这种配置下的内存地址空间比TMR模式下增加两倍。本专利技术所述配置模式中，达到了之前该文章所提到的，片选的地址译码都在EDAC 控制模块中完成，且对软件完全透明。
技术实现思路
本专利技术提供了一种微小卫星星载计算机数据存储检纠错系统，硬件组成包括1片承载主 要检纠错功能的现场可编程器件，12片在宇宙空间环境中常用静态内存存储器，以及标准接 插接口，达到即插即用的目的，从而满足不同飞行任务的小卫星对可靠性的要求。本专利技术的特征在于，含有现场可编程器件和静态内存存储器组件，其中静态内存存储器组件，由12片静态内存存储器组成，共分成三组，每片均由4片静态内 存存储器组成，各组编号分别为A， B和C，所述12片静态内存存储器设有双向48位内存 数据接口，低位地址输入接口，有A0 A17共18个地址输入端与外部中央处理器的低位地址 输出接口相连，片选信号输入接口，含有12个片选信号输入端CE0 CE3，每片l个片选信 号输入端，以及读使能和写使能输入接口；现场可编程器件，含有汉明纠错电路、三模冗余判决电路TMR、第一双向三态选通器、 第二双向三态选通器、模式控制电路、以及地址逻辑电路，其中汉明纠错电路，采用汉明码纠错模式，用16位数据添加6位冗余码，共22位数据实现， 占用22根数据线，冗余备份成两份，其形式为22+0000+22,所述汉明纠错电路设有第一 双向16位数据输入输出接口、片选信号输入接口以及第二双向16位数据输入输出接口，在 写入数据时，数据的冗余码共同写入内存地址空间，在读取数据时解码并实现检错和纠错，三模冗余判决电路TMR，采用多数表决的硬件冗余方法实现检错和纠错，该TMR电路设 有第一双向16位数据输入输出接口、片选信号输入接口以及第二双向16位数据输入输出 接口，第一双向三态选通器，设有与外部中央处理器中16位数据输入输出接口互连的双向 16位数据输入输出接口，两个分别与所述汉明纠错电路、三模冗余判决电路各自的某一双向 16位数据输入输出接口互连的双向16位数据输入输出接口，以及-个读写操作信号输入接 口，所述第一双向三态选通器根据输入的读写操作指令把由所述汉明纠错电路或者所述三模 冗余判决电路在各自片选信号控制下读出的16位数据送入所述外部中央处理器，或者在所述 片选信号控制下，把所述外部中央处理器输入的16位数据写入所述汉明纠错电路或者所述三 模冗余判决电路，第二双向三态选通器，设有两个第二双向16位数据输入输出接口，分别连接到所述汉 明纠错电路和三模冗余判决电路各自的第二双向16位数据输入输出接口，还设有双向48 位数据输入输出接口，以及读些控制信号输入接口，连接到所述静态内存存储器组件的双向 48位数据输入输出接口，以便把从所属汉明纠错电路或者所述三模冗余判决电路输入的16 位数据备份成3份后再写控制信号控制下输入到所述静态内存存储器组件，或在读控制信号 控制下从所述静态内存存储器组件中读出，地址逻辑电路，设有地址信号输入接口，所述中央处理器的地址线A18 A22与所述地 址信号输入接口相连，还设有读使能信号nWE、写使能信号nOE两个读写使能控制信号输 出端，又设有内存片选信号输出接口，与所述静态内存存储器组件相连，用12根线控制每片 12片静态存储器的片选，用6根线控制每片静态内存存储器的高8位和低8位，所述外部中 央处理器通过现场可编程器件内部的地址逻辑电路实现在不同模式下配置存储器地址的功 能，所述模式共有以下三种模式0为三模冗余判决模式，模式l为汉明纠错模式，模式2 为无差错控制模式，对于模式0，所述外部中央处理器通过地址线A18和A19通过该地址逻 辑电路把所述静态内存存储器分为3组，每组4X16位，对于模式l，用地址线A20通过该 地址逻辑电路把所述静态内存存储器分为两组，每组4X22位，在所述=种不同的模式下， 都使用同样的读写使能信号驱动，模式控制电路，设有模式选择信号输入接口 ，所述外部中央处理器通过地址线A23和A24 连接到该模式选择信号输入接口，地址线A23和A24为"00"是对应模式O， "01"对应模式1， "10"对应模式2，还设有片选信号输出端口，分别通过片选控制线连接到所述汉明纠 错电路和三模冗余判决电路的片选信号输入端，还设有用于控制所属地址逻辑电路的模式 选择控制信号输出端，以及两个分别用于控制本文档来自技高网...
【技术保护点】
微小卫星星载计算机数据存储用的差错检测和纠错系统，其特征在于，含有现场可编程器件和静态内存存储器组件，其中： 静态内存存储器组件，由１２片静态内存存储器组成，共分成三组，每片均由４片静态内存存储器组成，各组编号分别为Ａ，Ｂ和Ｃ，所述１２片静态内存存储器设有：双向４８位内存数据接口，低位地址输入接口，有Ａ０～Ａ１７共１８个地址输入端与外部中央处理器的低位地址输出接口相连，片选信号输入接口，含有１２个片选信号输入端：ＣＥ０～ＣＥ３，每片１个片选信号输入端，以及读使能和写使能输入接口； 现场可编程器件，含有：汉明纠错电路、三模冗余判决电路ＴＭＲ、第一双向三态选通器、第二双向三态选通器、模式控制电路、以及地址逻辑电路，其中： 汉明纠错电路，采用汉明码纠错模式，用１６位数据添加６位冗余码，共２２位数据实现，占用２２根数据线，冗余备份成两份，其形式为２２＋００００＋２２，所述汉明纠错电路设有：第一双向１６位数据输入输出接口、片选信号输入接口以及第二双向１６位数据输入输出接口，在写入数据时，数据的冗余码共同写入内存地址空间，在读取数据时解码并实现检错和纠错， 三模冗余判决电路ＴＭＲ，采用多数表决的硬件冗余方法实现检错和纠错，该ＴＭＲ电路设有：第一双向１６位数据输入输出接口、片选信号输入接口以及第二双向１６位数据输入输出接口， 第一双向三态选通器，设有：与外部中央处理器中１６位数据输入输出接口互连的双向１６位数据输入输出接口，两个分别与所述汉明纠错电路、三模冗余判决电路各自的某一双向１６位数据输入输出接口互连的双向１６位数据输入输出接口，以及一个读写操作信号输入接口，所述第一双向三态选通器根据输入的读写操作指令把由所述汉明纠错电路或者所述三模冗余判决电路在各自片选信号控制下读出的１６位数据送入所述外部中央处理器，或者在所述片选信号控制下，把所述外部中央处理器输入的１６位数据写入所述汉明纠错电路或者所述三模冗余判决电路， 第二双向三态选通器，设有：两个第二双向１６位数据输入输出接口，分别连接到所述汉明纠错电路和三模冗余判决电路各自的第二双向１６位数据输入输出接口，还设有：双向４８位数据输入输出接口，以及读些控制信号输入接口，连接到所述静态内存存储器组件的双向４８位数据输入输出接口，以便把从所属汉明纠错电路或者所述三模冗余判决电路输入的１６位数据备份成３份后再写控制信号控制下输入到所述静态内存存储器组件，或在读控制信号控制下从所述...
【技术特征摘要】
【专利技术属性】
技术研发人员：尤政，田贺祥，李滨，于世洁，宋丹，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。