计算芯片、算力板和数字货币挖矿机制造技术

本公开涉及一种计算芯片、算力板和数字货币挖矿机。其中，计算芯片包括以流水线结构布置的多个运算级，每个运算级包括：第一组合逻辑电路，第一组合逻辑电路占据彼此相邻的多个第一单元格点，至少一部分第一单元格点位于第一非完整列中；一个或多个第二组合逻辑电路，每个第二组合逻辑电路占据一个或多个第二单元格点，至少一部分第二单元格点位于第二非完整列中；以及多个寄存器，每个寄存器占据多个第三单元格点，至少一部分第三单元格点位于第一非完整列或第二非完整列中；其中，第一单元格点、第二单元格点和第三单元格点占据计算芯片上的相同的面积。片上的相同的面积。片上的相同的面积。

【技术实现步骤摘要】
计算芯片、算力板和数字货币挖矿机


[0001]本公开涉及数字货币
，具体来说，涉及一种计算芯片、算力板和数字货币挖矿机。

技术介绍

[0002]数字货币一般是虚拟加密的，且为P2P(Peer
‑
to
‑
Peer)形式，例如比特币。数字货币的独特之处在于，它一般不依靠特定货币机构发行，而是依据特定算法通过大量运算来产生。例如，比特币交易使用整个P2P网络中众多节点构成的分布式数据库来确认并记录所有的交易行为，并使用密码学设计来确保安全性。
[0003]使用数字货币挖矿机可以进行数字货币的挖矿，其核心是根据挖矿机的运算能力来获得奖励，即数字货币挖矿机是工作量证明(proof of power，POW)型的。在通常的数字货币挖矿机中，可以根据算法的特点基于流水线结构来设计计算芯片。具体而言，可以将运算逻辑划分成若干级以流水线结构布置的运算级，其中每个运算级可以具有相似的功能设计和运算结构。
[0004]目前，运算级中的各种电路或器件通常被设计为占据计算芯片中的矩形区域，矩形区域由若干行数和列数的单元格点组成，其中，单元格点是指芯片设计中的最小单位。然而，由于电路或器件本身的特点，某些矩形区域中的空间可能并未被充分地利用，即某些单元格点可能并未被用于任何电路或器件。因此，现有的计算芯片的布局还不够紧凑，会导致计算芯片或包含该计算芯片的其它设备所占的空间较大。

技术实现思路

[0005]本公开的目的在于提供一种计算芯片、算力板和数字货币挖矿机。
[0006]根据本公开的第一方面，提供了一种计算芯片，所述计算芯片包括以流水线结构布置的多个运算级，每个运算级包括：
[0007]第一组合逻辑电路，所述第一组合逻辑电路占据彼此相邻的多个第一单元格点，至少一部分第一单元格点位于第一非完整列中，在第一非完整列中，第一单元格点的数目小于第一预设数目N1，其中，所述第一预设数目N1为所述计算芯片中的每一列能够容纳的最大单元格点数目；
[0008]一个或多个第二组合逻辑电路，每个第二组合逻辑电路占据一个或多个第二单元格点，至少一部分第二单元格点位于第二非完整列中，在第二非完整列中，第二单元格点的数目小于或等于第二预设数目N2，其中，N2＝N1/2；以及
[0009]多个寄存器，每个寄存器占据多个第三单元格点，至少一部分第三单元格点位于第一非完整列或第二非完整列中；
[0010]其中，第一单元格点、第二单元格点和第三单元格点在所述计算芯片上占据相同的面积。
[0011]在一些实施例中，至少另一部分第一单元格点位于第一完整列中，在第一完整列
中，第一单元格点的数目等于所述第一预设数目N1。
[0012]在一些实施例中，在第一非完整列中，第一单元格点的数目大于或等于所述第二预设数目N2。
[0013]在一些实施例中，在同一个第一组合逻辑电路中，第一非完整列的数目等于一。
[0014]在一些实施例中，在所述计算芯片中的数据流动方向上，所述第一组合逻辑电路的输入端直接连接于寄存器，且所述第一组合逻辑电路的输出端直接连接于寄存器。
[0015]在一些实施例中，在所述计算芯片中的数据流动方向上，所述第一组合逻辑电路的输入端直接连接于第二组合逻辑电路，或所述第一组合逻辑电路的输出端直接连接于第二组合逻辑电路。
[0016]在一些实施例中，第一组合逻辑电路包括加法器。
[0017]在一些实施例中，当同一个第二组合逻辑电路占据的第二单元格点的数目大于所述第二预设数目N2时，超出所述第二预设数目N2的第二单元格点位于所述计算芯片的中间一行或两行上。
[0018]在一些实施例中，至少一个第二组合逻辑电路占据位于同一个第二完整列中的第三预设数目N3的第二单元格点，其中，N3＝N1
‑
2。
[0019]在一些实施例中，在所述计算芯片中的数据流动方向上，最先的第二组合逻辑电路的输入端直接连接于寄存器，且最末的第二组合逻辑电路的输出端直接连接于寄存器。
[0020]在一些实施例中，在所述计算芯片中的数据流动方向上，至少一个第二组合逻辑电路的输入端直接连接于第一组合逻辑电路，或至少一个第二组合逻辑电路的输出端直接连接于第一组合逻辑电路。
[0021]在一些实施例中，每个寄存器包括具有相等的第四位数N0的低比特位子寄存器与高比特位子寄存器，其中，N0＝(N1
‑
2)/2。
[0022]在一些实施例中，所述低比特位子寄存器包括N0个第一存储单元和一个第一时钟单元；
[0023]所述高比特位子寄存器包括N0个第二存储单元和一个第二时钟单元；
[0024]其中，所述第一时钟单元和所述第二时钟单元共同连接于相同的时钟信号源。
[0025]在一些实施例中，第一时钟单元和第二时钟单元位于所述计算芯片的中间两行上。
[0026]在一些实施例中，所述第一组合逻辑电路的第一位数为2N0或2N0
‑
1；
[0027]所述第二组合逻辑电路的第二位数小于或等于2NO；以及
[0028]所述寄存器的第三位数为2N0。
[0029]根据本公开的第二方面，还提供了一种算力板，所述算力板包括一个或多个如上所述的计算芯片。
[0030]根据本公开的第三方面，还提供了一种数字货币挖矿机，所述数字货币挖矿机包括一个或多个如上所述的算力板。
[0031]通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得更为清楚。
附图说明
[0032]构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
[0033]参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
[0034]图1是一种计算芯片的结构示意图；
[0035]图2是另一种计算芯片的结构示意图；
[0036]图3是根据本公开的一示例性实施例的计算芯片的结构示意图；
[0037]图4是又一种计算芯片的结构示意图；
[0038]图5是根据本公开的另一示例性实施例的计算芯片的结构示意图。
[0039]注意，在以下描述的实施例中，在一些情况中在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在一些情况中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
[0040]为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，本公开并不限于附图等所公开的位置、尺寸及范围等。
具体实施方式
[0041]下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。...

【技术保护点】

【技术特征摘要】
1.一种计算芯片，其特征在于，所述计算芯片包括以流水线结构布置的多个运算级，每个运算级包括：第一组合逻辑电路，所述第一组合逻辑电路占据彼此相邻的多个第一单元格点，至少一部分第一单元格点位于第一非完整列中，在第一非完整列中，第一单元格点的数目小于第一预设数目N1，其中，所述第一预设数目N1为所述计算芯片中的每一列能够容纳的最大单元格点数目；一个或多个第二组合逻辑电路，每个第二组合逻辑电路占据一个或多个第二单元格点，至少一部分第二单元格点位于第二非完整列中，在第二非完整列中，第二单元格点的数目小于或等于第二预设数目N2，其中，N2＝N1/2；以及多个寄存器，每个寄存器占据多个第三单元格点，至少一部分第三单元格点位于第一非完整列或第二非完整列中；其中，第一单元格点、第二单元格点和第三单元格点在所述计算芯片上占据相同的面积。2.根据权利要求1所述的计算芯片，其特征在于，至少另一部分第一单元格点位于第一完整列中，在第一完整列中，第一单元格点的数目等于所述第一预设数目N1。3.根据权利要求1所述的计算芯片，其特征在于，在第一非完整列中，第一单元格点的数目大于或等于所述第二预设数目N2。4.根据权利要求1所述的计算芯片，其特征在于，在同一个第一组合逻辑电路中，第一非完整列的数目等于一。5.根据权利要求1所述的计算芯片，其特征在于，在所述计算芯片中的数据流动方向上，所述第一组合逻辑电路的输入端直接连接于寄存器，或所述第一组合逻辑电路的输出端直接连接于寄存器。6.根据权利要求1所述的计算芯片，其特征在于，在所述计算芯片中的数据流动方向上，所述第一组合逻辑电路的输入端直接连接于第二组合逻辑电路，或所述第一组合逻辑电路的输出端直接连接于第二组合逻辑电路。7.根据权利要求1所述的计算芯片，其特征在于，第一组合逻辑电路包括加法器。8.根据权利要求1所述的计算芯片，其特征在于，当同一个第二组合逻辑电路占据的第二单元格点的数目大于...

【专利技术属性】
技术研发人员：许超，范志军，薛可，杨作兴，
申请(专利权)人：深圳比特微电子科技有限公司，
类型：新型
国别省市：