具有注解的设计库以确保良率意识的设计流程制造技术

本发明专利技术涉及一种用以设计与实现集成电路的方法，该方法包括提供一模型化参数集，用以设计一集成电路；分割该模型化参数集为时依性数据与非时依性数据；储存实体上所有非时依性数据于一设计组件库；以及储存制造相关所有时依性数据于一可制造性设计（ＤＦＭ）数据套件，其中该ＤＦＭ数据套件位于该设计组件库之外。

【技术实现步骤摘要】

本专利技术涉及 一 种集成电路制造流程，尤其是与可制造性设计(design for manufacturing, DFM )系纟克有关，更净争别的是与集成电 ^各设计与制造的良率评估有关。
技术介绍
可制造性设计是一种在产品设计流程中强调制造i果题的开发 方式。成功的DFM结果可以乂人早期i殳计阶,殳就可降4氐制造成本而 不会牺4生产品品质。现在有越来越多的DFM意识设计。在设计阶段，中介设计一 般都会离线以执行DFM检查来确保设计符合DFM,并且在找到问 题时修正设计。在实现全芯片制作的过程中，重新设计的情形也需 要执行与重复额外的设计签结(sign-off)分析。举例来说，这些步 骤浪费时间和资源在执行重复的集成电^各的实体分析，像是重新特 性化智能财产(IP) /细胞元(cell)等。如果设计者可以评估设计制造考虑，举例来说，决定设计的良 率(yield)，在早期设计开发阶段决定是否采用的设计等，将有助 于才是升成本岁丈率。然而，如果真的有良率i平估工具在一DFM平台， 它们只能分析一个时点的良率，而i殳计组件库不可能定期地^'务改不 同时点的不同良率，更不用才是实际上无意揭本文档来自技高网...

【技术保护点】
一种设计系统，包含：　设计组件库，实体上仅包含非时依性数据；　可制造性设计（ＤＦＭ）数据套件，实质上仅包含时依性数据；以及　工具，用以读取非时依性数据与时依性数据，以便进一步分析与应用。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：傅宗民，郑仪侃，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]