数据存储系统技术方案

本申请数据存储系统包括N个处理核模块，M个第一缓存模块、以及第二缓存模块，N个处理核模块集成在FPGA上，并且在前1～N

【技术实现步骤摘要】
数据存储系统


[0001]本申请涉及数据缓存
，特别是涉及一种数据存储系统。

技术介绍

[0002]信息时代用户数据呈指数级增长，用户对高速数据的存储和导出提出了新的要求：用户数据能够高速无阻塞的存储到存储介质中，同时数据的导出又能够方便快捷，要求数据的导出兼容通用的非实时性系统。
[0003]在现有的采用的解决方案中，大多采用将存储介质直接挂载到非实时性系统中进行用户数据的存储控制，这样当前端数据速度达到GB级别甚至更高时，前端数据拥塞现象将逐渐明显，限制系统的整体带宽。
[0004]可见，传统的高速数据缓存方案容易出现阻塞情况，无法实现数据高速存储。

技术实现思路

[0005]基于此，有必要针对上述技术问题，提供一种能够实现数据高速存储的数据存储系统。
[0006]一种数据存储系统，包括N个处理核模块，M个第一缓存模块、以及第二缓存模块，N＝M+2，所述N为正整数，所述M为不小于1的正整数；
[0007]所述N个处理核模块依次串联集成于同一个FPGA(Field
‑
Programmable Gate Array，现场可编程逻辑门阵列)上形成包含1～N号处理核模块的处理核链，1～N
‑
1号处理核模块加载有实时系统，N号处理模块加载有非实时系统，1～N
‑
1号处理核模块中相邻两个处理核模块与同一个所述第一缓存模块连接，1号处理核模块接收用户实时数据，N
‑
1号处理核模块以及N号处理核模块与所述第二缓存模块连接，所述N号处理核模块与接收用户应用程序的操作指令，对所述第二缓存模块内存储的数据进行与所述操作指令对应的处理。
[0008]在其中一个实施例中，所述第一缓存模块内划分有m个存储空间。
[0009]在其中一个实施例中，所述第一缓存模块内基于缓存介质逻辑等大小划分有m个存储空间。
[0010]在其中一个实施例中，所述第一缓存模块内维护有完成队列和空闲队列，其中，所述m个存储空间中填充数据的存储空间构成完成队列，所述m个存储空间中未存储数据的存储空间构成空闲队列。
[0011]在其中一个实施例中，上述数据存储系统还包括用户数据接收控制模块，所述用户数据接收控制模块与所述1号处理核模块连接。
[0012]在其中一个实施例中，所述用户数据接收控制模块侦听到用户实时数据时，发送存储空间分配请求至所述1号处理核模块，所述1号处理核模块分配已连接的第一缓存模块中空闲存储空间，并反馈已分配存储空间对应身份标识至所述用户数据接收控制模块，所述用户数据接收控制模块根据接收到的所述身份标识，将用户实时数据填充与所述1号处理核模块连接的所述第一缓存模块。
[0013]在其中一个实施例中，所述用户数据接收控制模块还用于根据接收到的所述身份标识，将用户实时数据通过DMA(Direct Memory Access，直接存储器访问)方式填充至所述1号第一缓存模块。
[0014]在其中一个实施例中，所述N个处理核模块通过共享存储空间单一级联，所述N个处理核模块之间采用消息方式进行交互。
[0015]在其中一个实施例中，所述第一缓存模块包括DDR，所述第二缓存模块包括SSD(Solid State Drives，固态硬盘)或磁盘。
[0016]在其中一个实施例中，所述N个处理核模块包括支持部署实时系统和非实时系统的硬核，或包括支持部署实时系统和非实时系统的嵌入式软核。
[0017]上述数据存储系统包括N个处理核模块，M个第一缓存模块、以及第二缓存模块，N个处理核模块集成在FPGA上，并且在前1～N
‑
1号处理核模块中加载有实时系统，将接收到的用户数据高速缓存至多个第一缓存模块中，存储的数据通过处理核模块传递最终归集到第二缓存模块，在N号处理核模块中加载有非实时系统，可以响应对时间明感性不强的用户应用程序操作指令。整个数据存储系统，区分实时性数据和非实时性数据，针对实时性数据采取集成于FPGA多级处理核模块来实现数据高速缓存，针对非实时性数据采取加载非实时系统的N号处理核模块来响应处理，能够有效避免数据存储过程中出现阻塞，可以实现数据的高速缓存。
附图说明
[0018]图1为一个实施例中本申请数据存储系统的结构示意图；
[0019]图2为N＝3时，本申请数据存储系统的结构示意图；
[0020]图3为N＝4时，本申请数据存储系统的结构示意图；
[0021]图4为第一缓存模块内划分m个存储空间示意图；
[0022]图5为另一个实施例中本申请数据存储系统的结构示意图；
[0023]图6为一个应用实例中采集、存储用户实时数据的交互示意图；
[0024]图7为处理核模块之间共享存储空间的示意图；
[0025]图8为一个应用实例中本申请数据存储系统的结构示意图。
具体实施方式
[0026]为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0027]如图1所示，本申请提供一种数据存储系统，包括N个处理核模块100，M个第一缓存模块200、以及第二缓存模块300，N＝M+2，N为正整数，M为不小于1的正整数；
[0028]N个处理核模块100依次串联集成于同一个FPGA上形成包含1～N号处理核模块的处理核链，1～N
‑
1号处理核模块加载有实时系统，N号处理模块加载有非实时系统，1～N
‑
1号处理核模块中相邻两个处理核模块与同一个第一缓存模块200连接，1号处理核模块接收用户实时数据，N
‑
1号处理核模块以及N号处理核模块与第二缓存模块300连接，N号处理核模块与接收用户应用程序的操作指令，对第二缓存模块300内存储的数据进行与操作指令
对应的处理。
[0029]处理核模块100是用于对接收到的用户实时数据进行处理，将其存储至连接的第一缓存模块200或存储至第二缓存模块300。第一缓存模块200和第二缓存模块300用于缓存数据，处理核模块100用于控制数据逐级存储至对应的连接的第一缓存模块200，在处理核模块连接有2个第一缓存模块200时，处理核模块100用于将上一级第一缓存模块200中存储的数据读取出来放入到下一级第一缓存模块200，直至最终数据全部传递归集至第二缓存模块300。非必要的，第一缓存模块200的存储容量小于第二缓存模块300的存储容量。
[0030]N个处理核模块依次串联集成在同一个FPGA上形成处理核链，该处理核链是由1～N号处理核模块组成的，这些处理核模块依次串联，其中1号处理核模块接收用户实时数据，N号处理核模块与接收用户应用程序的操作指令，在1号至N
‑
1号处理核模块中相邻两个处理核模块与同一个第一缓存模块连接，N号处理和模块与第二缓存模块连本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据存储系统，其特征在于，包括N个处理核模块，M个第一缓存模块、以及第二缓存模块，N＝M+2，所述N为正整数，所述M为不小于1的正整数；所述N个处理核模块依次串联集成于同一个FPGA上形成包含1～N号处理核模块的处理核链，1～N
‑
1号处理核模块加载有实时系统，N号处理模块加载有非实时系统，1～N
‑
1号处理核模块中相邻两个处理核模块与同一个所述第一缓存模块连接，1号处理核模块接收用户实时数据，N
‑
1号处理核模块以及N号处理核模块与所述第二缓存模块连接，所述N号处理核模块与接收用户应用程序的操作指令，对所述第二缓存模块内存储的数据进行与所述操作指令对应的处理。2.根据权利要求1所述的系统，其特征在于，所述第一缓存模块内划分有m个存储空间。3.根据权利要求1所述的系统，其特征在于，所述第一缓存模块内基于缓存介质逻辑等大小划分有m个存储空间。4.根据权利要求2或3所述的系统，其特征在于，所述第一缓存模块内维护有完成队列和空闲队列，其中，所述m个存储空间中填充数据的存储空间构成完成队列，所述m个存储空间中未存储数据的存储空间构成空闲队列...

【专利技术属性】
技术研发人员：张敏，王树，刘宇洋，
申请(专利权)人：湖南博匠信息科技有限公司，
类型：发明
国别省市：