一种基于FPGA的DDR3分组读写方法技术

本发明专利技术公开了一种基于FPGA的DDR3分组读写方法，所述方法包括：基于FPGA的特种设备运行时将建立多条TCP连接，依据不同TCP连接的流号将发送端与接收端的DDR3存储器的存储空间划分为多个存储域，每个存储域对应一条TCP连接；通过行列号来标记发送端与接收端的存储域，以实现读

【技术实现步骤摘要】
一种基于FPGA的DDR3分组读写方法


[0001]本专利技术涉及一种基于FPGA的DDR3分组读写方法。

技术介绍

[0002]DDR3属于动态随机存储SDRAM(SynchronousRAM)，即同步动态随机存取存储器。其中同步指内存工作需要同步时钟，内部命令发送与数据传输需要以此为基准；动态指存储数据需要不断刷新来保证数据不丢失；随机指数据不是线性依次存储，而是自由指定地址进行读写。针对此特性，FPGA操作DDR3时，可以依据需求对DDR3存储域进行合理规划使用，如图1所示。
[0003]特种设备接入以太网路中，负责对TCP报文进行解析，根据不同命令与数据执行相应操作，由于TCP/IP协议解析由FPGA实现，TCP报文在网络传输中存在IP层分包、TCP重传丢包、乱序等现象。因此，需要将报文缓存在DDR3中，等待收到完整数据包后再做处理。并且，特种设备运行时将建立若干条TCP连接，需要针对不用连接划分专用的存储域进行存储，避免数据混乱。
[0004]但是，当前基于FPGA的特种设备在缓存TCP/IP报文时没有针对DDR3的读本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的DDR3分组读写方法，其特征在于，包括：基于FPGA的特种设备运行时将建立多条TCP连接，依据不同TCP连接的流号将发送端与接收端的DDR3存储器的存储空间划分为多个存储域，每个存储域对应一条TCP连接；通过行列号来标记发送端与接收端的存储域，以实现读
‑
写TCP报文的分别存储。2.根据权利要求1所述的基于FPGA的DDR3分组读写方法，其特征在于，每条TCP连接对应的存储域的大小相同。3.根据权利要求1所述的基于FPGA的DDR3分组读写方法，其特征在于，所述存储域...

【专利技术属性】
技术研发人员：徐志伟，羊舌荣元，
申请(专利权)人：电信科学技术第五研究所有限公司，
类型：发明
国别省市：