【技术实现步骤摘要】
一种可动态配置的多核处理器容错系统
[0001]本专利技术涉及处理器
，具体涉及一种可动态配置的多核处理器容错系统。
技术介绍
[0002]集成电路几十年的发展成果不仅给国家经济繁荣、社会进步和国家安全等方面提供了基本保障，并且也改变了人们的生产生活和思维方式。这跟数字SoC(System on Chip)芯片向小型化、轻量化、高性能和低功耗等特性发展密不可分，同时这些技术的发展也带来的更高的芯片处理器故障率。除了生活中的消费类电子产品中以外，工业生产中也更加依赖其发挥出的优势。相比消费类芯片，工业级芯片所处的环境更加恶劣，并且对可靠性的要求更高，出错代价更大。随着现代化应用场景对SoC性能要求的提高,由于半导体工艺以及功耗的限制, 仅仅依靠提升单个核的频率难以继续维持摩尔定律, 因此同构多核处理器应运而生。同构多核处理器芯片汇集多个地位对等,结构相同的通用处理器核, 以最小的代价满足了提高系统性能,负载均衡,处理器容错的需要。
[0003]各种处理器故障类型中，软错误是导致处理器失效的主要原因，软错误主要来源...
【技术保护点】
【技术特征摘要】
1.一种可动态配置的多核处理器容错系统，所述多核处理器为可重配置的三个处理器，其特征在于，该多核处理器容错系统通过三个处理器的配置静态配置为常规容错模式、可靠容错模式或性能模式，然后根据模式切换寄存器的模式切换命令使得多核处理器容错系统在常规容错模式、可靠容错模式性能模式之间相互切换，最后根据所要切换的模式对三个处理器进行相应的配置。2.如权利要求1所述的一种可动态配置的多核处理器容错系统，其特征在于，当多核处理器容错系统切换至常规容错模式时，将三个处理器设置为双模锁步架构和单核独立运行的组合；当多核处理器容错系统切换至可靠容错模式时，将三个处理器设置组成为三模冗余；当多核处理器容错系统切换至性能模式时，将三个处理器设置为三核独立运行。3.如权利要求2所述的一种可动态配置的多核处理器容错系统，其特征在于，所述常规容错模式采用双核锁步容错方法，将三个处理器设置为双模锁步架构和单核独立运行的组合，基于checkpoint的方法，双模锁步架构的两个处理器以主从模式运行，形成自监控对，从处理器接收与主处理器相同的输入数据流，执行相同的操作，同时从处理器作为检查器，检查主处理器输出数据流的正确性并在主从处理器lockstep模块内进行比较后输出，同时对检查得到的正确状态进行实时的状态保存，当出现故障时，对主处理器和从处理器进行复位和状态加载。4.如权利要求2所述的一种可动态配置的多核处理器容错系统，其特征在于，所述可靠容错模式即三模冗余模式，三模冗余的三个处理器都有相同的主处理器输入数据流，该输入数据流经过奇偶校验编码进行容错，每1bit数据流输出经过三模多数投票表决后给到主处理器的对外输出信号。5.如权利要求4所述的一种可动态配置的多核处理器容错系统，其特征在于，当进行三模冗余模式时，当检测到有一个处理器的输出与其他两个处理器的输出不一致时，记录下当前出错处理器的出错次数，即出错计数器在每次记录到出错后加1，当计数器计数到一个可配置的值时，推测此处理器已经与其他两个处理器失步运行，通过复位重新加载正确状态完成再同步。6.如权利要求2所述的一种可动态配置的多核处理器容错系统，其特征在于，所述性能模式下三个处理器独立工作，所述三个处理器的数据流的输入端选择每个处理器独立的输入，输出端每个处理器独立输出。7. 如权利要求2所述的一种可动态配置的多核处理器容错系统，其特征在于，性能模式与常规容错模式切换具体为：设系统开始时刻T0，三个处理器分别为CPU0、CPU1和CPU2，CPU0和CPU1独立运行代码，T1时刻对各自的运行状态进行checkpoint保存，CPU0保存状态checkpoint A1，CPU1保存状态checkpoint B1，用于后续的状态切换或者恢复；在T1~T2之间，CPU0和CPU1收到了双模冗余模式切换命令，但该命令在此时刻并没有生效，在T2时刻，CPU0执行了chec...
【专利技术属性】
技术研发人员：黄凯，陈思恒，蒋小文，张晓旭，刘智力，徐文渊，彭勇刚，
申请(专利权)人：浙江大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。