处理系统与芯片内执行控制方法技术方案

本发明专利技术公开一种处理系统与芯片内执行控制方法。处理系统包含存储器、处理器电路以及芯片内执行控制器电路。处理器电路用以输出一指令。芯片内执行控制器电路用以响应于指令决定存储器在处理器电路的下次操作中被读取的预测地址，以根据预测地址自存储器预先取出数据。据。据。

【技术实现步骤摘要】
处理系统与芯片内执行控制方法


[0001]本专利技术涉及处理系统，更明确地说，是涉及具有芯片内执行功能的处理系统与控制方法。

技术介绍

[0002]在计算机系统中，芯片内执行(eXecute-In-Place)的操作方式可以让处理器在一般性数据储存存储器(例如为长期储存存储器、快闪式存储器等)直接读取数据或执行程序，而不用先复制上述的数据或程序至系统的随机存取存储器。然而，在现有的操作方式中，计算机系统的效能仍受限于实际电路的操作延迟与/或实际线路的传输延迟。

技术实现思路

[0003]于一些实施例中，一种处理系统包含存储器、处理器电路以及芯片内执行控制器电路。处理器电路用以输出一指令。芯片内执行控制器电路用以响应于指令决定存储器在处理器电路的下次操作中被读取的预测地址，以根据预测地址自存储器预先取出数据。
[0004]于一些实施例中，一种芯片内执行控制方法包含下列操作：根据自一处理器电路发送的一指令获取该处理器电路欲读取的一第一存储器地址；根据该第一存储器地址搜寻一地址查找表，以输出一匹配地址；根据该指令获取该处理器电路欲执行的一程序，并译码该程序以输出一跳转地址；根据一预定数值与该第一存储器地址产生一预想地址；根据一优先级输出该匹配地址、该跳转地址与该预想地址中的一者为一推估地址，并输出该推估地址为一预测地址；以及根据该预测地址自一存储器预先取出一数据，以提供该处理器电路使用。
[0005]有关本专利技术的特征、实际操作与效果，配合图式作详细说明如下。
附图说明
[0006]图1为根据本专利技术一些实施例示出一种处理系统的示意图；
[0007]图2为根据本专利技术一些实施例示出图1中的芯片内执行(eXecute-In-Place,XIP)控制器电路的电路示意图；
[0008]图3为根据本专利技术一些实施例示出的一种XIP控制方法的流程图；
[0009]图4为根据本专利技术一些实施例示出图3中的一操作的流程图；
[0010]图5为根据本专利技术一些实施例示出图1中的XIP控制器电路的电路示意图；以及
[0011]图6为根据本专利技术一些实施例示出图1中的XIP控制器电路的电路示意图。
具体实施方式
[0012]本文所使用的所有词汇具有其通常的含义。上述的词汇在普遍常用的字典中的定义，在本专利技术的内容中包含任一于此讨论的词汇的使用例子仅为示例，不应限制到本专利技术的范围与含义。同样地，本专利技术技术的实现方式亦不限于本说明书所示出的实施例。
[0013]本文中的用语『电路(circuit)』可为由至少一个晶体管与/或至少一个主被动组件按一定方式连接以处理信号的装置。如本文所用，用语『与/或』包含了列出的关联项目中的一个或多个的任何组合。
[0014]在本文中，使用第一、第二与第三等的词汇，是用于描述并辨别各个组件。因此，在本文中的第一组件也可被称为第二组件，而不脱离本专利技术的本意。
[0015]为易于理解，在各图式中的类似组件将被指定为相同标号。
[0016]图1为根据本专利技术一些实施例示出一种处理系统100的示意图。于一些实施例中，处理系统100可应用于具有芯片内执行(eXecute-In-Place,XIP)功能的电子装置，以加快执行程序的效率。
[0017]处理系统100包含处理器电路110、XIP控制器电路120以及存储器130。处理器电路110用以发出指令CMD，以通知XIP控制器电路120欲读取的数据S1与/或欲执行的程序S2为何。XIP控制器电路120耦接于处理器电路110以及存储器130之间。XIP控制器电路120用以根据指令CMD决定存储器130在处理器电路110的下次操作中可能被读取的一预测地址PA，并根据预测地址PA自存储器130预先取回(pre-fetch)数据S1。于下一次操作，处理器电路110可至XIP控制器电路120使用数据S1。如此，电路延迟以及数据传输延迟的影响可以被降低，以有效地提高处理器电路110执行指令的效率。于一些实施例中，XIP控制器电路120可输出一个或多个控制信号至存储器130，以进行数据读写的操作。
[0018]于一些实施例中，存储器130可为快闪式存储器。于一些实施例中，存储器130可为电可擦除可编程只读存储器(EEPROM)。上述关于存储器130的种类用于示例，且本专利技术并不以上述例子为限。各种存储器130亦为本专利技术所涵盖的范围。
[0019]于一些实施例中，XIP控制器电路120可利用查找表(如图2的地址查找表ALT)来根据指令CMD决定预测地址PA。于一些实施例中，查找表可为事先设置并储存于XIP控制器电路120内。于一些实施例中，处理器电路110可通过XIP控制器电路120建立并动态更新查找表。于一些实施例中，XIP控制器电路120可计算响应于指令CMD所产生的一跳转(Jump)地址，并将此跳转地址输出为预测地址PA。于一些实施例中，当处理器电路110发出新的指令CMD且此新指令CMD欲读取的存储器地址不同于当前的预测地址PA时，XIP控制器电路120会终止基于当前的预测地址PA所执行的预先存取运作。上述关于XIP控制器电路120的多个实施例将参照后述图2进行说明。
[0020]图2为根据本专利技术一些实施例示出图1中的XIP控制器电路120的电路示意图。
[0021]于一些实施例中，XIP控制器电路120包含地址查找表ALT、控制逻辑电路121、缓存器电路122、数据缓冲器电路123、选择电路124、译码器电路125、地址调整电路126、多任务器电路127、输出缓冲器电路128以及比较逻辑电路129。
[0022]控制逻辑电路121用以根据指令CMD控制各个电路，以执行前述预先取出的操作。缓存器电路122用以储存一个或多个控制参数(未示出)，这些控制参数用以配置XIP控制器电路120的一个或多个系统参数，以进行预先取出的运作。于一些实施例中，缓存器电路122可用于储存地址查找表ALT的至少一部分。数据缓冲器电路123为一数据缓冲区，其可用以暂存自存储器130传来的数据S1。
[0023]为易于理解，一并参照图2与图3，图3为根据本专利技术一些实施例示出的一种XIP控制方法300的流程图。于一些实施例中，XIP控制方法300可由图2的XIP控制器电路120执行。
于一些实施例中，控制逻辑电路121可由执行XIP控制方法300的状态机、数字信号处理电路与/或微控制器等电路实施。
[0024]于操作S310，根据指令获取欲读取的存储器地址，并根据欲读取的存储器地址搜寻地址查找表，以输出匹配地址。
[0025]例如，控制逻辑电路121用以根据指令CMD获取处理器电路110欲读取的存储器地址RA，并根据存储器地址RA搜寻地址查找表ALT，以确认地址查找表ALT内是否存有匹配地址A1。若地址查找表ALT是存有匹配地址A1，控制逻辑电路121将匹配地址A1传输至选择电路124。若否，则存储器地址RA被更新至地址查找表ALT(如后图4中的步骤S3本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种处理系统，包含：存储器；处理器电路，用以输出一指令；以及芯片内执行控制器电路，用以响应于该指令决定该存储器在该处理器电路的一下次操作中被读取的一预测地址，以根据该预测地址自该存储器预先取出一数据。2.如权利要求1所述的处理系统，其中，该芯片内执行控制器电路用以根据该指令获得该处理器电路欲读取的一第一存储器地址，并根据该第一存储器地址搜寻一地址查找表，以确认该地址查找表中是否存在一匹配地址，以产生该预测地址。3.如权利要求2所述的处理系统，其中，若该地址查找表中不存在该匹配地址，该芯片内执行控制器电路用以更新该第一存储器地址至该地址查找表，并更新一第二存储器地址至该地址查找表，以作为该第一存储器地址对应的该匹配地址。4.如权利要求3所述的处理系统，其中，该第二存储器地址为该处理器电路输出的一下一指令欲读取的一存储器地址或为该芯片内执行控制器电路响应于该指令决定的该预测地址。5.如权利要求1所述的处理系统，其中，该芯片内执行控制器电路用以根据该指令确认该处理器电路欲执行的一程序，并译码该程序以计算一跳转地址，以决定该预测地址。6.如权利要求1所述的处理系统，其中，该芯片内执行控制器电路用以根据该指令获得该处理器电路欲读取的一第一存储器地址，并根据该第一存储器地址与一预定数值产生一预想地址，以决定该预测地址。7.如权利要求6所述的处...

【专利技术属性】
技术研发人员：陈月峰，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：