一种使芯片待机快速下电的低功耗电路制造技术

本实用新型专利技术公开了一种使芯片待机快速下电的低功耗电路，包括电源、电源开关控制电路、负载开关控制电路以及系统后级电路的等效电阻R5和等效电容C2，电源开关控制电路用于控制所述负载开关控制电路、等效电阻R5和等效电容C2与所述电源的接通或断开，负载开关控制电路包括负载电阻R2，负载电阻R2接地，负载电阻R2连接三极管Q2的发射极，三极管Q2的集电极接地，基极连接限流电阻R4的第一端，限流电阻R4的第二端以及所述电源开关控制电路的控制信号输入端连接。通过该电路实现对负载的动态控制：工作时断开负载不影响整机功耗；待机时快速响应导通，使负载电阻接入电路，消耗电路中残余电量，实现该路电源快速下电。实现该路电源快速下电。实现该路电源快速下电。

【技术实现步骤摘要】
一种使芯片待机快速下电的低功耗电路


[0001]本技术涉及电子
，具体的说，是一种使芯片待机快速下电的低功耗电路。

技术介绍

[0002]目前芯片系统速率越来越高，搭配DDR、Flash容量越来越大，外围电源电路也越来越复杂。一般芯片系统需要多组电源协同供电，多组电源协同就存在时序要求。例如“主芯片(或者SOC芯片)的CPU电压3.3V必须下电到1.2V后，主芯片(或者SOC芯片)的GPU电压才能再下电”“低电压先下电，3.3V后下电”等。芯片如果下电时序不满足要求会存在芯片系统反复重启、待机闪屏、死机甚至损坏芯片等风险。
[0003]现有芯片系统下电时序一般通过以下两种方案调整；
[0004]一、通过外围增加单片机系统，单片机分别控制每路电源的使能信号，通过控制每路电源的关断时间，从而实现对上下电时序的调整；该方案采用单片机成本高，单片机还需要开发程序，增加整机的成本和技术稳定性。
[0005]二、通过在电源上增加负载电阻的方式，实现部分电源待机快速下电，原理如图1所示，该电路电阻R2为负载电阻。待机时控制信号S本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种使芯片待机快速下电的低功耗电路，包括电源、电源开关控制电路、负载开关控制电路以及系统后级电路的等效电阻R5和等效电容C2，所述电源开关控制电路用于控制所述负载开关控制电路、等效电阻R5和等效电容C2与所述电源的接通或断开，负载开关控制电路包括负载电阻R2，负载电阻R2接地，其特征在于，所述负载电阻R2与接地之间连接三极管Q2的发射极，三极管Q2的集电极接地，三极管Q2的基极连接限流电阻R4的第一端，限流电阻R4的第二端以及所述电源开关控制电路的控制信号输入端连接。2.根据权利要求1所述的一种使芯片待机快速下电的...

【专利技术属性】
技术研发人员：彭洪松，李洪斌，胡军，税国梅，卿春梅，吴凯，
申请(专利权)人：四川九州电子科技股份有限公司，
类型：新型
国别省市：