一种带同步使能和输出电平置位的CMOS驱动电路及驱动方法技术

本发明专利技术涉及一种带同步使能和输出电平置位的CMOS驱动电路及驱动方法。本发明专利技术包括电平转换电路、占空比校正电路、同步逻辑电路、栅压控制器和输出驱动电路，电平转换电路依次通过占空比校正电路、同步逻辑电路和栅压控制器接入输出驱动电路，其中电平转换电路完成差分CML信号向CMOS信号的电平转换；占空比校正电路完成CMOS信号占空比校正；同步逻辑电路完成OE控制信号的同步，并将该信号与时钟信号进行逻辑运算完成时钟信号同步；栅压控制器在OE为低时屏蔽时钟信号，产生输出高阻态所需的控制信号，OE为高时释放时钟信号，驱动输出驱动电路；输出驱动电路完成最终CMOS输出电平驱动功能。本发明专利技术可以有效降低系统复杂度、减少芯片端口。端口。端口。

【技术实现步骤摘要】
一种带同步使能和输出电平置位的CMOS驱动电路及驱动方法


[0001]本专利技术涉及集成电路领域，尤其涉及一种带同步使能和输出电平置位的CMOS驱动电路及驱动方法。

技术介绍

[0002]现有的CMOS驱动电路，通过多个管脚输入控制信号来分别实现使能功能和输出状态置位功能，通过外部时钟进行状态传输。这种结构的CMOS驱动电路需要多个PIN脚，占用管脚资源；需系统提供额外时钟源进行输出态传输、置位；难以同时实现同步使能和状态置位功能。

技术实现思路

[0003]本专利技术为解决
技术介绍
中存在的上述技术问题，提供了一种带同步使能和输出电平置位的CMOS驱动电路及驱动方法，可以有效降低系统复杂度、减少芯片端口。
[0004]本专利技术的技术解决方案是：本专利技术为一种带同步使能和输出电平置位的CMOS驱动电路，其特殊之处在于：所述驱动电路包括电平转换电路、占空比校正电路、同步逻辑电路、栅压控制器和输出驱动电路，电平转换电路依次通过占空比校正电路、同步逻辑电路和栅压控制器接入输出驱动电路，其中电平转换电路完成差分CML信号向CM本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带同步使能和输出电平置位的CMOS驱动电路，其特征在于：所述驱动电路包括电平转换电路、占空比校正电路、同步逻辑电路、栅压控制器和输出驱动电路，所述电平转换电路依次通过占空比校正电路、同步逻辑电路和栅压控制器接入输出驱动电路，其中电平转换电路完成差分CML信号向CMOS信号的电平转换；占空比校正电路完成CMOS信号占空比校正；同步逻辑电路完成OE控制信号的同步，并将该信号与时钟信号进行逻辑运算完成时钟信号同步；栅压控制器在OE为低时屏蔽时钟信号，产生输出高阻态所需的控制信号，OE为高时释放时钟信号，驱动输出驱动电路；输出驱动电路完成最终CMOS输出电平驱动功能。2.根据权利要求1所述的带同步使能和输出电平置位的CMOS驱动电路，其特征在于：所述电平转换电路包括比较器COMP1和比较器COMP2，所述比较器COMP1和比较器COMP2分别接入占空比校正电路。3.根据权利要求2所述的带同步使能和输出电平置位的CMOS驱动电路，其特征在于：所述占空比校正电路包括反相器inv1、反相器inv2、反相器inv3、反相器inv4、反相器inv5和反相器inv6，所述反相器inv1的输入端接比较器COMP1的输出端，所述反相器inv2的输入端接比较器COMP2的输出端，所述反相器inv3的输入端接反相器inv1的输出端，所述反相器inv4的输入端接反相器inv2的输出端，所述反相器inv5的输入端接反相器inv1的输出端、输出端接反相器inv2的输出端，所述反相器inv6的输入端接反相器inv2的输出端、输出端接反相器inv1的输出端，所述反相器inv3的输出端和反相器inv4的输出端接同步逻辑电路。4.根据权利要求3所述的带同步使能和输出电平置位的CMOS驱动电路，其特征在于：所述同步逻辑电路包括触发器DFF、缓冲器BUF、延迟单元DLY、选通模块MUX以及与非门NAND，所述触发器DFF的CK端接反相器inv3的输出端、CKN端接反相器inv4的输出端、D端接使能输入信号OE，所述缓冲器BUF的输入端接触发器DFF的输出Q端，所述延...

【专利技术属性】
技术研发人员：李嘉，田泽，吕俊盛，刘颖，邵刚，蔡叶芳，王晋，
申请(专利权)人：西安翔腾微电子科技有限公司，
类型：发明
国别省市：