一种复杂系统智能授时管理方法技术方案

技术编号:28056863 阅读:64 留言:0更新日期:2021-04-14 13:28
本申请提供一种复杂系统智能授时管理方法,包括:通过2路接口分别接收外部时统源的时码信息和秒脉冲信号作为外部授时信号,通过另1路接口接收内部时统源的信号并将解析获取的时码信息及秒脉冲信号作为内部授时信号;外部时统源发送的外部授时信号及内部时统源发送的内部授时信号传输到FPGA中进行有效性判定,得到时统源有效性判定结果该方法能够智能检测多个时统源的有效性。本发明专利技术实施例的技术方案,按照优先级进行时统源选择;当时统源发生故障时,能智能进行时统源的切换;能够持续进行高精度授时和守时;能够对多个外部设备进行精确授时;解决了由于卫星信号受到干扰或者外部时统源故障时,复杂系统的高精确授时及守时问题。问题。问题。

【技术实现步骤摘要】
一种复杂系统智能授时管理方法


[0001]本专利技术涉及但不限于嵌入式计算机信号处理
,尤指一种复杂系统智能授时管理方法。

技术介绍

[0002]在包含多个不同功能设备的复杂训练系统中,保证各个设备在同一时钟基准下工作至关重要。对于高精度的复杂训练系统,要保证系统运行过程中个设备协同合作的精准性和有效性,以及事后评估分析的真实性,系统内各个设备必须保证时钟同步,必须采用统一的时统源对系统内各设备进行授时。
[0003]时统的来源有两种方式,一种是采用专门的外部时统基准源设备,另外一种是直接接收卫星导航信号获取卫星时间作为时统源。由于外部时统基准源设备的授时精度更高,通常优先选用外部时统基准源设备作为授时源。然而,外部时统基准源设备可能由于各种原因发生故障,卫星信号可能受到各种外部因素的干扰而失效,如何在卫星信号受到干扰或者外部时统源故障时对复杂训练系统进行精确授时及守时,对于高精度的复杂训练系统具有十分重要意义。

技术实现思路

[0004]本专利技术的目的是:本专利技术实施例提供一种复杂系统智能授时管理方法,以解决由于卫星信号受到干扰或者外部时统源故障时,复杂系统的高精确授时及守时问题。
[0005]本专利技术的技术方案是:本专利技术实施例提供一种复杂系统智能授时管理方法,包括:
[0006]步骤1,通过2路RS422接口分别接收外部时统源的时码信息和秒脉冲信号作为外部授时信号,通过另1路RS422接口接收内部时统源的信号并将解析获取的时码信息及秒脉冲信号作为内部授时信号;
[0007]步骤2,外部时统源发送的外部授时信号及内部时统源发送的内部授时信号传输到FPGA中进行有效性判定,得到时统源有效性判定结果;
[0008]其中,初始状态下FPGA内部的时统源变量为无效状态(即有效性状态值为0,指:外部和内部时统源均无效);所述FPGA执行有效性判定,包括:
[0009]步骤21,依据FPGA的时钟频率进行秒计数以判断外部/内部时统源的有效状态;
[0010]步骤22,在外部时统源为有效状态时,置时统源变量为有效状态,将外部时统作为授时源,在外部时统源为无效状态时,依据FPGA的时钟频率进行秒计数以判断内部时统源的有效状态;
[0011]步骤23,在内部时统源为有效状态时,置时统源变量为有效状态,将内部时统作为授时源,在内部时统源为无效状态时,将FPGA内部配置的RTC时钟模块作为授时源。
[0012]可选地,如上所述的复杂系统智能授时管理方法中,所述判断外部/内部时统源的有效状态的方式,包括:
[0013]依据FPGA的时钟频率进行秒计数,并检测外部/内部时统源中相邻两个秒脉冲信
号上升沿之间的时间间隔,若连续3个计数周期秒脉冲信号上升沿之间的时间间隔与秒计数值的误差小于1ms,判断出外部/内部时统源为有效状态,且置时统源变量的有效性状态为1。
[0014]可选地,如上所述的复杂系统智能授时管理方法中,所述FPGA执行有效性判定,还包括:
[0015]在时统源变量为有效状态时,周期性的依据FPGA的时钟频率进行秒计数以判断当前作为授时源的时统源的有效状态。
[0016]可选地,如上所述的复杂系统智能授时管理方法中,所述判断当前作为授时源的时统源的有效状态的方式,包括:
[0017]在时统源变量为有效状态时,若连续3个计数周期秒脉冲信号上升沿之间的时间间隔与秒计数值的误差大于1ms,或者,由于无法检测到秒脉冲的上升沿跳变而使得FPGA的秒计数值大于1.5s,判断出当前作为授时源的时统源变为无效状态,且置时统源变量的有效性状态为0。
[0018]可选地,如上所述的复杂系统智能授时管理方法中,还包括:
[0019]步骤3,根据步骤2得到的时统有效性判定结果进行时统输出选通控制,从而对外部N个外部设备进行授时。
[0020]可选地,如上所述的复杂系统智能授时管理方法中,包括:
[0021]在所述步骤2中判定出外部时统源有效时,则不进行内部时统源的有效性判定,将外部时统作为授时源,将外部时统源的时码信息和秒脉冲信号分别输出给N个外部设备;
[0022]在所述步骤2中判定出外部时统源无效时,且内部时统源有效,则将内部时统源作为授时源,将内部时统源的时码信息和秒脉冲信号分别输出给N个外部设备;
[0023]在所述步骤2中判定出外部时统源和内部时统源均无效时,则将FGPA内部配置的RTC时钟模块作为授时源,将RTC时钟模块的时码信息和秒脉冲信号分别输出给N个外部设备。
[0024]可选地,如上所述的复杂系统智能授时管理方法中,在确定授时源之后,还包括:
[0025]步骤4,将授时源中的时码信息经过解析后得到年、月、日、时、分及秒信息,通过授时源中的秒脉冲信号及RTC时钟模块的秒内计数方式生成微秒信息,从而形成高精度时间戳信息。
[0026]可选地,如上所述的复杂系统智能授时管理方法中,
[0027]所述RTC时钟模块的秒内计数方式,包括:设置时、分、秒及微秒寄存器,依据FPGA系统时钟进行秒内计数,在每个FPGA系统时钟上升沿通过D触发器将秒内计数值加1并更新到微秒寄存器,授时源有效时在下一个秒脉冲信号到来时进行秒进位,授时源无效时秒内计数值达到整秒后进行秒进位,进位后秒内计数值清零并重新开始计数。
[0028]可选地,如上所述的复杂系统智能授时管理方法中,所述RTC时钟模块中配置有校时状态寄存器和时、分、秒配置寄存器,在初始状态或时统源状态发生变化时,RTC时钟模块的时、分、秒配置寄存器的值通过外部时统源或者内部时统源进行时间校准。
[0029]可选地,如上所述的复杂系统智能授时管理方法中,所述时间校准方法包括:
[0030]在校时状态寄存器为0情况下,当检测到外部时统源无效而内部时统源有效时,通过FPGA读取驱动解析出年、月、日、时、分、秒信息,将解析出的时、分、秒信息写入RTC时钟模
块的时、分、秒配置寄存器,并置校时状态寄存器值为1;
[0031]在校时状态寄存器为1情况下,当检测到内部时统源和外部时统源从两个均无效状态变为其中一个有效状态,或者,当检测到内部时统源和外部时统源的有效状态发生切换时,置校时状态寄存器值为0,从而在下一个时钟周期触发重新校时。
[0032]本专利技术具有的优点是:本专利技术实施例提供一种复杂系统智能授时管理方法,通过将从外部时统源和内部时统源分别接收的信号送入到FPGA进行有效性判定,并基于时统有效性判定结果进行时统输出选通控制,即选择性的将外部时统源、内部时统源或RTC时钟模块作为授时源,并对授时源的时码信息进行解析形成高精度时间戳信息;另外,还可以在初始状态或时统源状态发生变化时,对校时状态进行转换。采用本专利技术实施例提供的复杂系统智能授时管理方法,能够智能检测多个时统源的有效性,并按照优先级选用时统源,并生成高精度时间戳信息;当卫星信号受到干扰或者外部时统源故障时,能智能进行时统本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种复杂系统智能授时管理方法,其特征在于,包括:步骤1,通过2路RS422接口分别接收外部时统源的时码信息和秒脉冲信号作为外部授时信号,通过另1路RS422接口接收内部时统源的信号并将解析获取的时码信息及秒脉冲信号作为内部授时信号;步骤2,外部时统源发送的外部授时信号及内部时统源发送的内部授时信号传输到FPGA中进行有效性判定,得到时统源有效性判定结果;其中,初始状态下FPGA内部的时统源变量为无效状态;所述FPGA执行有效性判定,包括:步骤21,依据FPGA的时钟频率进行秒计数以判断外部/内部时统源的有效状态;步骤22,在外部时统源为有效状态时,置时统源变量为有效状态,将外部时统作为授时源,在外部时统源为无效状态时,依据FPGA的时钟频率进行秒计数以判断内部时统源的有效状态;步骤23,在内部时统源为有效状态时,置时统源变量为有效状态,将内部时统作为授时源,在内部时统源为无效状态时,将FPGA内部配置的RTC时钟模块作为授时源。2.根据权利要求1所述的复杂系统智能授时管理方法,其特征在于,所述判断外部/内部时统源的有效状态的方式,包括:依据FPGA的时钟频率进行秒计数,并检测外部/内部时统源中相邻两个秒脉冲信号上升沿之间的时间间隔,若连续3个计数周期秒脉冲信号上升沿之间的时间间隔与秒计数值的误差小于1ms,判断出外部/内部时统源为有效状态,且置时统源变量的有效性状态为1。3.根据权利要求2所述的复杂系统智能授时管理方法,其特征在于,所述FPGA执行有效性判定,还包括:在时统源变量为有效状态时,周期性的依据FPGA的时钟频率进行秒计数以判断当前作为授时源的时统源的有效状态。4.根据权利要求3所述的复杂系统智能授时管理方法,其特征在于,所述判断当前作为授时源的时统源的有效状态的方式,包括:在时统源变量为有效状态时,若连续3个计数周期秒脉冲信号上升沿之间的时间间隔与秒计数值的误差大于1ms,或者,由于无法检测到秒脉冲的上升沿跳变而使得FPGA的秒计数值大于1.5s,判断出当前作为授时源的时统源变为无效状态,且置时统源变量的有效性状态为0。5.根据权利要求1~4中任一项所述的复杂系统智能授时管理方法,其特征在于,还包括:步骤3,根据步骤2得到的时统有效性判定结果进行时统输出选通控制,从而对外部N个外部设备进行授...

【专利技术属性】
技术研发人员:张妍典马伟勃刘硕林清李翠娟
申请(专利权)人:中国航空工业集团公司西安航空计算技术研究所
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1