多芯片封装件及其制造方法技术

本发明专利技术公开一种多芯片封装件及其制造方法。多芯片封装件包括：中介层，包括布线结构与电连接至布线结构的中介通路；多个半导体芯片，位于中介层的第一表面上且经由中介层而彼此电连接；包封体，位于中介层的第一表面上且包封多个半导体芯片的至少部分；以及重配置线路结构，位于中介层的与第一表面相对的第二表面上，其中所述多个半导体芯片至少经由所述中介层而电连接至所述重配置线路结构。介层而电连接至所述重配置线路结构。介层而电连接至所述重配置线路结构。

【技术实现步骤摘要】
多芯片封装件及其制造方法


[0001]本专利技术涉及一种半导体封装件及其制造方法，且特别是有涉及一种多芯片封装件及其制造方法。

技术介绍

[0002]为了使半导体封装件同时具有轻薄体积以及高性能，目前的封装技术已尝试将多个半导体芯片整合于单一半导体封装件中而形成多芯片封装件或是以三维堆叠技术堆叠多个半导体封装件而形成堆叠式封装件(Package on package，PoP)或系统级封装件(System in Package)。然而，现有的多芯片封装件中的多个半导体芯片之间的信号沟通速度受限，因此半导体封装件的整体效能仍有待进一步的提升。

技术实现思路

[0003]本专利技术的目的是提供一种效能良好的多芯片封装件。
[0004]本专利技术提供一种多芯片封装件，包括中介层、多个半导体芯片、包封体及重配置线路结构。所述中介层包括布线结构与电连接至所述布线结构的中介通路。所述多个半导体芯片位于所述中介层的第一表面上且经由所述中介层而彼此电连接。所述包封体位于所述中介层的所述第一表面上且包封所述多个半导体芯片的至少部分。所述重配置线路结构位于所述中介层的第二表面上，所述中介层的所述第二表面与所述中介层的所述第一表面相对。所述多个半导体芯片至少经由所述中介层电连接至所述重配置线路结构。
[0005]本专利技术提供一种多芯片封装件，包括中介层、多个半导体芯片及重配置线路结构。所述中介层包括：布线结构、暴露出所述布线结构的至少部分的开口以及位于所述开口中且电连接至所述布线结构的中介通路。所述多个半导体芯片位于所述中介层的第一表面上且经由所述中介层而彼此电连接。所述重配置线路结构，位于所述中介层的第二表面上且与所述中介通路电连接，所述中介层的所述第二表面与所述中介层的所述第一表面相对。所述多个半导体芯片至少经由所述中介层电连接至所述重配置线路结构。
[0006]本专利技术提供一种制造多芯片封装件的方法，包括以下步骤。于中介层的第一表面上提供多个半导体芯片以使所述中介层的第一导体与所述多个半导体芯片的第二导体彼此接合。从中介层的与第一表面相对的第二表面形成开口，以暴露出所述中介层的布线结构的至少部分。在所述中介层的所述开口中形成中介通路，所述中介通路连接到所述中介层的所述布线结构。在所述中介层的所述第二表面上形成重配置线路结构，所述重配置线路结构电连接至所述中介通路。
[0007]基于上述，本专利技术的多芯片封装件可提升多芯片封装件的整体效能。
[0008]为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
[0009]图1是专利技术的一实施例的多芯片封装件的剖面示意图；
[0010]图2是沿图1的多芯片封装件的剖线I-I
’
的平面示意图；
[0011]图3A至图3H是本专利技术的一实施例的制造多芯片封装件的制造流程步骤的剖面示意图；
[0012]图4A及图4B是本专利技术的一实施例的接合芯片的方法的剖面示意图；
[0013]图5A及图5B是本专利技术的另一实施例的接合芯片的方法的剖面示意图。
具体实施方式
[0014]现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
[0015]下文列举实施例并配合所附的附图来进行详细地说明，但所提供的实施例并非用以限制本专利技术所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图，且可能放大或缩小不同的膜层或区域来显示于单一附图中。而且，虽然文中使用如“第一”、“第二”等来描述不同的元件、区域及/或构件，但是这些元件、区域及/或构件不应当受限于这些用语。而是，这些用语仅用于区别一元件、区域或构件与另一元件、区域或构件。因此，以下所讨论的第一元件、区域或构件可以被称为第二元件、区域或构件而不违背实施例的教示。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。
[0016]在本文中，参照附图定义诸如“上”及“下”的空间相对用语。因此，应该理解，用语“上表面”可与术语“下表面”互换使用，并且当诸如层或膜的元件被描述为配置在另一个元件上时，所述元件可直接放置在另一个元件上，或者在这两个元件间可存在中介元件。另一方面，当一个元件被描述为直接配置在另一个元件上时，这两个元件间之间没有中介元件。类似地，当元件被描述为与另一个元件连接或接合时，所述元件可与另一个元件直接连接或直接接合，或者在这两个元件间可存在中介元件。另一方面，当一个元件被描述为与另一个元件直接连接或直接接合时，这两个元件间之间没有中介元件。
[0017]图1是绘示根据本专利技术的一实施例的多芯片封装件的剖面示意图。图2是沿图1的多芯片封装件的剖线I-I
’
的平面示意图。
[0018]参照图1，根据本专利技术的一实施例的多芯片封装件100包括中介层150、在中介层150的第一表面150A上的半导体芯片120以及在中介层150的与第一表面150A相对的第二表面150B上的重配置线路结构110。
[0019]中介层150可用于将并排的半导体芯片120彼此连接以及将半导体芯片120连接至重配置线路结构110。中介层150在中介层150的主体中可包括布线结构150W、暴露出布线结构150W的开口150H以及位于开口150H中且连接至布线结构150W的中介通路153，且在中介层150的第一表面150A上可包括连接至布线结构150W的中介层连接导体150P。布线结构150W可用于在并排的半导体芯片120间传输信号，尤其是高频宽信号。中介通路153可将布线结构150W电连接至重配置线路结构110。
[0020]在目前的系统级封装件(System in Package)中，使用重配置线路结构传输并排的半导体芯片间的信号。然而，随着高效能运算应用的增加，对于高频宽信号的传输需求也在不断提高。重配置线路结构受限于线宽线距与有机介电层曝光显影能力，联线用层数并
不多，因此仍需要具有更高线路密度的连接结构以满足例如高频宽存储器(High Bandwidth Memory，HBM)的频宽要求。本专利技术的多芯片封装件通过使用相较于重配置布线结构具有更高线路密度(即更小的线宽线距与更多层数)的布线结构150W来传输半导体芯片120之间的信号以实现更快的信号传输。
[0021]举例而言，在根据本专利技术的多芯片封装件中，布线结构150W的层数可为多层，例如4层或大于4层，且其线宽、线距与通路(via)大小可小于或等于10微米。由于本专利技术的多芯片封装件中可具有线宽小于或等于10微米的布线结构150W连接半导体芯片120，因此，可在半导体芯片120间进行高频宽的信号传输。
[0022]此外，根据本专利技术的多芯片封装件100可在中介层150的背侧形成中介通路153以将布线结构150W电连接至重配置线路结构110。本专利技术的多芯片封装件100中的中介通路153无需穿透中介层，也就是说，在中介层150中可不形成例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多芯片封装件，其特征在于，包括：中介层，包括布线结构与电连接至所述布线结构的中介通路；多个半导体芯片，位于所述中介层的第一表面上且经由所述中介层而彼此电连接；包封体，位于所述中介层的所述第一表面上且包封所述多个半导体芯片的至少部分；以及重配置线路结构，位于所述中介层的第二表面上，所述中介层的所述第二表面与所述中介层的所述第一表面相对，其中所述多个半导体芯片至少经由所述中介层而电连接至所述重配置线路结构。2.根据权利要求1所述的多芯片封装件，其中所述中介层的所述第一表面上配置有中介层连接导体，所述多个半导体芯片的每一者的紧邻所述中介层的表面上配置有芯片连接导体，所述中介层连接导体与所述芯片连接导体彼此接合。3.根据权利要求2所述的多芯片封装件，其中所述中介层连接导体与所述芯片连接导体之间的接合面为无焊料接合面。4.根据权利要求2所述的多芯片封装件，其中所述中介层连接导体与所述芯片连接导体通过熔点低于200℃的接合金属接合。5.根据权利要求2所述的多芯片封装件，还包括位于所述中介层连接导体与所述芯片连接导体之间的第一凸块。6.根据权利要求5所述的多芯片封装件，还包括位于所述第一凸块与所述芯片连接导体之间的第二凸块。7.根据权利要求2所述的多芯片封装件，还包括:保护层，配置于所述中介层与所述多个半导体芯片之间且包封所述中介层连接导体与所述芯片连接导体。8.根据权利要求2所述的多芯片封装件，其中所述中介层连接导体包括第一中介层连接导体与第二中介层连接导体，所述第一中介层连接导体的大小大于所述第二中介层连接导体的大小。9.根据权利要求8所述的多芯片封装件，其中所述芯片连接导体包括第一芯片连接导体与第二芯片连接导体，所述第一芯片连接导体的大小大于所述第二芯片连接导体的大小。10.根据权利要求9所述的多芯片封装件，其中所述第一中介层连接导体与所述第一芯片连接导体彼此接合，且所述第二中介层连接导体与所述第二芯片连接导体彼此接合。11.根据权利要求1所述的多芯片封装件，...

【专利技术属性】
技术研发人员：林昂樱，林育民，黄馨仪，吴昇财，罗元听，倪梓瑄，陈昭蓉，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：