导电端子及其制造方法技术

一种导电端子及其制造方法，用于与对接端子接触，所述导电端子包括由金属铜合金材料形成的基体，所述基体包括连接区域及自所述连接区域延伸形成的接触区域，所述接触区域对应的基体表面电镀形成有金属镀层以形成与所述对接端子对接的接触部，所述金属镀层包括自下往上依次形成于所述接触区域对应的基体表面上方的基底组合层、镍钨组合层、第一耐腐蚀层及第二耐腐蚀层，所述基底组合层自下往上依次包括金属镍镀层、金属铜镀层，所述第二耐腐蚀层为金属铑合金镀层。所述基体上镀有基底组合层，可以防止底层铜材料在后续的使用中因分子运动或者外力作用下自内向外渗透而被氧化，造成耐腐蚀能力下降，同时基底组合层上方还镀有耐腐蚀层，可以很好地保护导电端子。可以很好地保护导电端子。可以很好地保护导电端子。

【技术实现步骤摘要】
导电端子及其制造方法


[0001]本专利技术有关一种导电端子，尤其是指一种具有耐腐蚀性的导电端子及其制造方法。

技术介绍

[0002]2017年9月21日公开的美国第20170271800号专利揭示的电连接器具有金属铜制成的端子，该端子的接触区域对应的表面由内而外依次电镀形成有金属铜镀层、镍钨合金镀层、金属金镀层、金属钯镀层，金属金镀层及铑钌合金镀层，以使端子的接触区域具有较好的耐腐蚀性能。但是，前案技术中底材金属在后续的使用中因分子运动或者外力作用下自内向外渗透而被氧化，造成耐腐蚀能力下降，其金属铜材料容易被腐蚀，在金属铜制成的端子上电镀形成金属铜镀层仍不能防止底层金属铜向外渗透而被氧化，继而致使金属铜制成的端子容易出现被腐蚀的情况。
[0003]因此，确有必要提供一种新的导电端子及其制造方法，以克服上述缺陷。

技术实现思路

[0004]本专利技术的目的在于提供一种耐腐蚀性佳的导电端子，可以防止底层铜材料在后续的使用中因分子运动或者外力作用下自内向外渗透而被氧化，造成耐腐蚀能力下降，同时基底组合层上方还镀有耐腐蚀层，可以很好地保护导电端子。
[0005]本专利技术的目的通过以下技术方案一来实现：一种导电端子，用于与对接端子接触，所述导电端子包括由金属铜合金材料形成的基体，所述基体包括连接区域及自所述连接区域延伸形成的接触区域，所述接触区域对应的基体表面电镀形成有金属镀层以形成与所述对接端子对接的接触部，所述金属镀层包括自下往上依次形成于所述接触区域对应的基体表面上方的基底组合层、镍钨组合层、第一耐腐蚀层及第二耐腐蚀层，所述基底组合层自下往上依次包括金属镍镀层、金属铜镀层，所述第二耐腐蚀层为金属铑合金镀层。
[0006]进一步，所述金属镍镀层的厚度为0.025～3微米。
[0007]进一步，所述金属铜镀层为0.1～3微米。
[0008]进一步，所述镍钨组合层自下往上依次为第一金属镍钨镀层、由金属金镀层或金属银镀层或金属镍磷混合物镀层之一者构成的第一衔接层、第二金属镍钨镀层。
[0009]进一步，所述第一耐腐蚀层为金属金镀层或者金属银镀层。
[0010]进一步，所述金属镀层还具有位于第二耐腐蚀层外的外表镀层，所述外表镀层为金属铑合金镀层。
[0011]本专利技术的目的通过以下技术方案二来实现：一种导电端子的制造方法，其特征在于以下步骤：第一步骤，提供由金属铜合金材料形成基体的导电端子，所述基体包括连接区域及自所述连接区域延伸形成的接触区域；第二步骤，令所述接触区域对应的基体的表面电镀形成基底组合层，所述基底组合层自下往上依次包括金属镍镀层、金属铜镀层；第三步骤，令所述基底组合层的金属铜镀层表面电镀形成镍钨组合层，所述镍钨组合层自下往上
依次为第一金属镍钨镀层、由金属金镀层或金属银镀层或金属镍磷混合物镀层之一者构成的第一衔接层、第二金属镍钨镀层；第四步骤，令所述镍钨组合层的第二金属镍钨镀层表面电镀形成第一耐腐蚀层，所述第一耐腐蚀层为金属金镀层或者金属银镀层；第五步骤，令所述第一耐腐蚀层的表面电镀形成第二耐腐蚀层，所述第二耐腐蚀层为金属铑合金镀层。
[0012]进一步，第一步骤中的基体的厚度为0.1毫米，第二步骤中的金属镍镀层的厚度为0.5微米，金属铜镀层的厚度为0.5微米。
[0013]进一步，第三步骤中的第一金属镍钨镀层与第二金属镍钨镀层的厚度均为0.75微米。
[0014]进一步，第四步骤中的第一耐腐蚀层的厚度为0.75微米，第五步骤中的第二耐腐蚀镀层的厚度为2微米。
[0015]与现有技术相比，本专利技术具有如下有益效果：所述基体上镀有基底组合层，可以防止底层铜材料在后续的使用中因分子运动或者外力作用下自内向外渗透而被氧化，造成耐腐蚀能力下降，同时基底组合层上方还镀有耐腐蚀层，可以很好地保护导电端子。
【附图说明】
[0016]图1是本专利技术的导电端子的立体示意图。
[0017]图2是本专利技术的导电端子的另一个形态的立体示意图。
[0018]图3是本专利技术的导电端子的基体及若干金属镀层的一种结构示意图。
[0019]图4是本专利技术的导电端子的基体及若干金属镀层的另一种结构示意图。
[0020]【主要组件符号说明】
[0021]导电端子
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
C
ꢀꢀꢀꢀꢀꢀꢀ
接触部
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
C1
[0022]固定部
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
C2
ꢀꢀꢀꢀꢀꢀ
焊接部
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
C3
[0023]基体
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
10
ꢀꢀꢀꢀꢀꢀ
连接区域
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
101
[0024]接触区域
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
102
ꢀꢀꢀꢀꢀ
金属镀层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
20
[0025]基底组合层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
201
ꢀꢀꢀꢀꢀ
金属镍镀层
ꢀꢀꢀꢀꢀꢀꢀ
2011
[0026]金属铜镀层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
2012
ꢀꢀꢀꢀ
镍钨组合层
ꢀꢀꢀꢀꢀꢀꢀ
202
[0027]第一金属镍钨镀层
ꢀꢀꢀꢀꢀꢀꢀ
2021
ꢀꢀꢀꢀ
第一衔接层
ꢀꢀꢀꢀꢀꢀꢀ
2022
[0028]第二金属镍钨镀层
ꢀꢀꢀꢀꢀꢀꢀ
2023
ꢀꢀꢀꢀ
第一耐腐蚀层
ꢀꢀꢀꢀꢀ
203
[0029]第二耐腐蚀层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
204
ꢀꢀꢀꢀꢀ
外表镀层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
205
[0030]如下具体实施方式将结合上述附图进一步说明本专利技术。
【具体实施方式】
[0031]以下，将结合图1至图4介绍本专利技术导电端子C及该导电端子C的制造方法的具体实施方式。本专利技术的导电端子100设置于电连接器(未图示)中，用于与具有对接端子(未图示)的对接连接器(未图示)对接。
[0032]请参照图1至图4所示，所述导电端子C包括优选为金属铜制成的基体10。所述导电端子C包括接触部C1、固定部C2及焊接部C3。所述基体10的厚度为0.05～0.25毫米，在本实施方式中，基体10的厚度优选为0.1毫米。所述基体10包括连接区域101、与所述连接区域101连接的接触区域102。
[0033]所述接触区域102对应的基体10表面电镀形成有金属镀层20以形成用于与所述对接端子接触的所述接触部C1。本专利技术对所述接触区域102的界定可以是导电端子C中暴露于外界用于对接的整体部分，也可以是仅用于与对接端本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种导电端子，用于与对接端子接触，所述导电端子包括由金属铜合金材料形成的基体，所述基体包括连接区域及自所述连接区域延伸形成的接触区域，所述接触区域对应的基体表面电镀形成有金属镀层以形成与所述对接端子对接的接触部，其特征在于：所述金属镀层包括自下往上依次形成于所述接触区域对应的基体表面上方的基底组合层、镍钨组合层、第一耐腐蚀层及第二耐腐蚀层，所述基底组合层自下往上依次包括金属镍镀层、金属铜镀层，所述第二耐腐蚀层为金属铑合金镀层。2.如权利要求1所述的导电端子，其特征在于：所述金属镍镀层的厚度为0.025～3微米。3.如权利要求1所述的导电端子，其特征在于：所述金属铜镀层为0.1～3微米。4.如权利要求1所述的导电端子，其特征在于：所述镍钨组合层自下往上依次为第一金属镍钨镀层、由金属金镀层或金属银镀层或金属镍磷混合物镀层之一者构成的第一衔接层、第二金属镍钨镀层。5.如权利要求1所述的导电端子，其特征在于：所述第一耐腐蚀层为金属金镀层或者金属银镀层。6.如权利要求1所述的导电端子，其特征在于：所述金属镀层还具有位于第二耐腐蚀层外的外表镀层，所述外表镀层为金属铑合金镀层。7.一种导电端子的制造方法，其特征在于以下步骤：第一步骤，提供由...

【专利技术属性】
技术研发人员：吴鹏程，董昌林，聂松，
申请(专利权)人：鸿腾精密科技股份有限公司，
类型：发明
国别省市：