【技术实现步骤摘要】
【国外来华专利技术】异步处理器架构本专利技术涉及处理器的领域，且涉及处理器的功能架构。常规地，计算装置包括一个或多个处理器的集合。每个处理器包括一个或多个处理单元或PU。每个PU包括称为算术逻辑单元或ALU的一个或多个计算单元。为了具有高性能计算装置，也就是说，快速的以便执行计算操作的计算装置，常规做法是提供高数目的ALU。因此，ALU能够并行地(即，同时)处理操作。因而，时间单位为计算循环。因此，通常依据每计算循环能够执行的操作的数目来量化计算装置的计算能力。然而，为了管理存储器存取操作，计算装置的计算能力的很大一部分被消耗掉。此装置包括存储器组合件，其本身包括一个或多个存储器单元，每一存储器单元具有能够永久地存储计算数据的固定数目的存储器位置。在计算处理操作期间，ALU在输入处从存储器单元接收数据，且在输出处提供数据，数据则被存储在存储器单元上。因而应理解，除ALU的数目外，存储器单元的数目是确定装置的计算能力的另一准则。数据在两个方向上通过装置的总线在ALU和存储器单元之间路由。本文中使用的术语“总线”一般是指用于传递数据的系统(或接口)，包含硬件...
【技术保护点】
1.数据处理方法，其能够分解为由计算装置(1)实施的待执行的基础操作的集合，装置(1)包括：/n-控制单元(5)；/n-至少一个算术逻辑单元(9)；/n-寄存器(11)的集合，其能够将形成操作数的数据提供给第一算术逻辑单元(9)的输入，且能够收到来自算术逻辑单元(9)的输出的数据；/n-存储器(13)；/n-存储器接口(15)，借助于存储器接口在寄存器(11)和所述存储器(13)之间传输和路由数据(A0、A15)；/n所述方法包括：/na)获得(101、102)寄存器(11)缺少的每一个数据的存储器地址(@A0、@A15)，且形成用于待执行的至少一个基础操作的操作数，以及；...
【技术特征摘要】
【国外来华专利技术】20180629 FR 18560001.数据处理方法，其能够分解为由计算装置(1)实施的待执行的基础操作的集合，装置(1)包括：
-控制单元(5)；
-至少一个算术逻辑单元(9)；
-寄存器(11)的集合，其能够将形成操作数的数据提供给第一算术逻辑单元(9)的输入，且能够收到来自算术逻辑单元(9)的输出的数据；
-存储器(13)；
-存储器接口(15)，借助于存储器接口在寄存器(11)和所述存储器(13)之间传输和路由数据(A0、A15)；
所述方法包括：
a)获得(101、102)寄存器(11)缺少的每一个数据的存储器地址(@A0、@A15)，且形成用于待执行的至少一个基础操作的操作数，以及；
b)经由所述存储器接口(15)借助于所获得的存储器地址(@A0、@A15)从存储器(13)读取(103、104)每一个数据(A0、A15)以便将数据加载到寄存器(11)中；
c)将执行计算操作的指令从所述控制单元(5)传输(105)到第一算术逻辑单元(9)，指令不含有任何寻址指令；
d)在接收到执行计算操作的指令后，且一旦相应操作数在寄存器(11)上有效，就借助于第一算术逻辑单元(9)在输入处从寄存器(11)接收每一个操作数而执行所有基础操作(106)；
e)在第一算术逻辑单元(9)的输出处，将形成处理操作的结果的数据(C0、C15)存储(107)在寄存器(11)上；
f)获得(108)用于形成处理操作的结果的每一个数据的存储器地址(@C0、@C15)；
g)经由所述存储器接口(15)，借助于所获得的存储器地址(@C0、@C15)，将形成处理操作的结果的每一个数据(C0、C15)从寄存器(11)写入(109)到存储器(13)以供存储。
2.根据权利要求1所述的方法，其特征在于，第一算术逻辑单元(9)在连续计算循环期间执行处理操作的所有基础计算操作，第一算术逻辑单元(9)不在计算循环期间执行任何存储器存取操作。
3.根据前述权利要求中任一项所述的方法，其特征在于，以下步骤中的至少一个包括迭代循环：
a)获得(101、102)寄存器(11)缺少的每一个数据的存储器地址(@A0、@A15)，且形成用于待执行的至少一个基础操作的操作数，以及；
d)在接收执行计算操作的指令后，借助于第一算术逻辑单元(9)在输入处从寄存器(11)接收每一个操作数而执行所有基础操作(106)；
f)获得(108)用于形成处理操作的结果的每一个数据的存储器地址(@C0、@C15)。
4.根据前述权利要求中任一项所述的方法，其...
【专利技术属性】
技术研发人员：克哈莱德·玛来吉，特朗格邓格·恩古延，朱利恩·斯奇米特，皮埃尔伊曼纽尔·伯纳德，
申请(专利权)人：弗索拉公司，
类型：发明
国别省市：法国;FR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。