通道配置方法、装置、电子设备以及可读存储介质制造方法及图纸

本发明专利技术提供一种通道配置方法、装置、电子设备以及可读存储介质，通道配置方法包括：获取视频数据流的色彩深度；检测所述视频数据流的垂直同步频率以及水平同步频率；根据所述色彩深度、所述垂直同步频率以及所述水平同步频率，得到视频总带宽；根据所述总带宽，配置Vby1通道数量。本发明专利技术通过计算RGB像素数，结合从视频数据流中检测垂直同步频率以及水平同步频率，得到总带宽需求，并相应地配置的Vby1通道数，实现根据不同的系统要求自动配置通道数以提高灵活性，并且可以在低功耗应用时禁用非活动通道，消除Vby1控制信号，以节省信号引脚。

【技术实现步骤摘要】
通道配置方法、装置、电子设备以及可读存储介质
本专利技术涉及数据传输通道领域，尤其涉及一种通道配置方法、装置、电子设备以及可读存储介质。
技术介绍
视频设备的系统级芯片需要使用Vby1通道为LCD驱动器产生高速输出信号。现有技术中，Vby1通道数量不能根据总带宽需求进行相应的自动化配置，造成Vby1通道中信号引脚的浪费。
技术实现思路
本专利技术提供一种通道配置方法、装置、电子设备以及可读存储介质，以解决Vby1通道数量不能根据总带宽需求进行相应的自动化配置，造成Vby1通道中引脚浪费的问题。根据本专利技术的第一方面，本专利技术提供一种通道配置方法，包括：接收视频数据流；通过时钟数据恢复电路锁定所述视频数据流；获取所述视频数据流的色彩深度；检测所述视频数据流的垂直同步频率以及水平同步频率；根据所述色彩深度、所述垂直同步频率以及所述水平同步频率，得到视频总带宽；根据所述总带宽，配置Vby1通道数量。在一些实施例中，在获取色彩深度的步骤中，包括：接收到数据使能信号，计算所述视频数据流在对齐序列期间的RGB像素数；基于所述RGB像素数，得到所述色彩深度。在一些实施例中，在接收到数据使能信号，计算所述视频数据流在对齐序列期间的RGB像素数的步骤中，包括：对所述视频流数据中的串行数据进行反序列化，得到并行数据；对所述并行数据进行解扰或解包，得到解扰或解包数据；根据所述解扰或解包数据，计算所述RGB像素数。在一些实施例中，在检测所述视频数据流的垂直同步频率以及水平同步频率的步骤中，包括：根据所述视频数据流，得到表示帧速率的数据信息；根据所述数据信息，检测所述垂直同步频率以及所述水平同步频率。在一些实施例中，在根据所述色彩深度、所述垂直同步频率以及所述水平同步频率，得到总带宽的步骤中，包括：通过以下公式，计算所述总带宽：BW＝Depth×Vsync×Hsync，其中BW代表总带宽，Depth代表色彩深度，Vsync代表垂直同步频率，Hsync代表水平同步频率。在一些实施例中，在根据所述总带宽，配置Vby1通道数量的步骤中，包括：通过查表获取所述总带宽对应的Vby1通道需求；根据所述Vby1通道需求，配置所述Vby1通道数量。根据本专利技术的第二方面，本专利技术提供一种Vby1通道配置装置，包括：接收模块，用于接收视频数据流；锁定模块，用于通过时钟数据恢复电路锁定所述视频数据流获取模块，用于获取所述视频数据流的色彩深度；检测模块，用于检测所述视频数据流的垂直同步频率以及水平同步频率；得到模块，用于根据所述色彩深度、所述垂直同步频率以及所述水平同步频率，得到总带宽；配置模块，用于根据所述总带宽，配置Vby1通道数量。在一些实施例中，所述通道配置装置中的Vby1通道的接收端子包括：时钟数据恢复电路，所述时钟数据恢复电路用于接收时钟数据恢复训练模式信号，并恢复嵌入在时钟数据恢复训练模式信号中的时钟信号；反序列化器，与所述时钟数据恢复电路连接，所述反序列化器用于将接收的所述视频流数据中的串行数据转换为并行数据；解扰器或解包器，与所述反序列化器连接，所述解扰器或解包器用于将由所述并行数据中的加扰数据恢复为原始数据或分为像素数据、控制数据和定时数据，得到解扰或解包数据；序列化器，与所述解扰器或解包器连接，所述序列化器用于解扰或解包数据进行序列化后发送至显示设备；色彩深度计数器，与所述时钟数据恢复电路和所述解扰器或解包器连接，所述色彩深度计数器用于接收到数据使能信号，计算所述视频数据流在对齐序列期间的RGB像素数，并基于所述RGB像素数，得到所述色彩深度；同步信号检测器，与所述时钟数据恢复电路和所述解扰器或解包器连接，所述同步信号检测器用于接收到数据使能信号，检测所述视频数据流的垂直同步频率以及水平同步频率；总带宽计算器，与所述色彩深度计数器和所述同步信号检测器连接，所述总带宽计算器用于根据所述色彩深度、所述垂直同步频率以及所述水平同步频率计算视频总带宽。根据本专利技术的第三方面，本专利技术提供一种电子设备，包括处理器，存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如上述的Vby1通道配置方法的步骤。根据本专利技术的第四方面，本专利技术提供一种可读存储介质，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如上述的Vby1通道配置方法。相较现有技术，本专利技术的有益效果为：通过计算RGB像素数，结合从视频数据流中检测垂直同步频率以及水平同步频率，得到总带宽需求，并相应地配置的Vby1通道数，实现根据不同的系统要求自动配置通道数以提高灵活性，并且可以在低功耗应用时禁用非活动通道，消除Vby1控制信号，以节省信号引脚。附图说明图1为本专利技术实施例提供的一种通道配置方法的步骤流程示意图。图2为本专利技术提供一种Vby1通道的时序图。图3为本专利技术提供一种Vby1通道的接收端子的电路图。图4为本专利技术实施例提供的一种通道配置装置的结构示意图。图5为本专利技术实施例提供的电子设备的结构示意图。图6为本专利技术实施例提供的电子设备的具体结构示意图具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图1所示，本专利技术实施例提供一种通道配置方法，该方法包括步骤S11至步骤S14。步骤S11，接收所述视频数据流。步骤S12，通过时钟数据恢复电路锁定所述视频数据流。步骤S13，获取视频数据流的色彩深度。在本专利技术实施例中，获取视频数据流的色彩深度具体包括：接收到数据使能信号，计算所述视频数据流在对齐序列期间的RGB像素数；基于所述RGB像素数，得到所述色彩深度。如图2所示，本专利技术实施例提供一种Vby1通道的时序图。在接收视频数据流时，通过时钟数据恢复(ClockDataRecovery，CDR)电路接收CDR训练模式信号并锁定其输出的相位和频率。CDR电路将辅助信号LOCKN降低为低电平。当辅助信号LOCKN降低为低电平时，Vby1通道的发送端子在对齐序列期间发送对齐训练模式信号ALNTraining至Vby1通道的接收端子，然后向接收端子发送显示在显示设备上的像素数据。对发送到对齐训练模式信号ALNTraining的像素数据的位的数量进行计数，得到RGB像素数。不在显示设备上显示的对准数据ALNDATA被发送到对齐训练模式信号。在数据使能信号DE高电平期间发送32个像素数据PIX，并且在数据使能信号DE的低电平期间发送32个像素数据PIX。一个像素数据包括红色(R)数据、绿色(G)数据和蓝色(B)数据。当R、G和B数据中的每一个是8位时，数据位深度为24位/3字节。当R、G和B数据中的每一个是10位时，数据位深度为30位/4本文档来自技高网...

【技术保护点】
1.一种通道配置方法，其特征在于，包括：/n接收视频数据流；/n通过时钟数据恢复电路锁定所述视频数据流；/n获取所述视频数据流的色彩深度；/n检测所述视频数据流的垂直同步频率以及水平同步频率；/n根据所述色彩深度、所述垂直同步频率以及所述水平同步频率，得到视频总带宽；/n根据所述总带宽，配置Vby1通道数量。/n

【技术特征摘要】
1.一种通道配置方法，其特征在于，包括：
接收视频数据流；
通过时钟数据恢复电路锁定所述视频数据流；
获取所述视频数据流的色彩深度；
检测所述视频数据流的垂直同步频率以及水平同步频率；
根据所述色彩深度、所述垂直同步频率以及所述水平同步频率，得到视频总带宽；
根据所述总带宽，配置Vby1通道数量。


2.如权利要求1所述的通道配置方法，其特征在于，在获取色彩深度的步骤中，包括：
接收到数据使能信号，计算所述视频数据流在对齐序列期间的RGB像素数；
基于所述RGB像素数，得到所述色彩深度。


3.如权利要求2所述的通道配置方法，其特征在于，在接收到数据使能信号，计算所述视频数据流在对齐序列期间的RGB像素数的步骤中，包括：
对所述视频流数据中的串行数据进行反序列化，得到并行数据；
对所述并行数据进行解扰或解包，得到解扰或解包数据；
根据所述解扰或解包数据，计算所述RGB像素数。


4.如权利要求1所述的通道配置方法，其特征在于，在检测所述视频数据流的垂直同步频率以及水平同步频率的步骤中，包括：
根据所述视频数据流，得到表示帧速率的数据信息；
根据所述数据信息，检测所述垂直同步频率以及所述水平同步频率。


5.如权利要求1所述的通道配置方法，其特征在于，在根据所述色彩深度、所述垂直同步频率以及所述水平同步频率，得到总带宽的步骤中，包括：
通过以下公式，计算所述总带宽：
BW＝Depth×Vsync×Hsync，其中BW代表总带宽，Depth代表色彩深度，Vsync代表垂直同步频率，Hsync代表水平同步频率。


6.如权利要求1所述的通道配置方法，其特征在于，在根据所述总带宽，配置Vby1通道数量的步骤中，包括：
通过查表获取所述总带宽对应的Vby1通道需求；
根据所述Vby1通道需求，配置所述Vby1通道数量。


7.一种通道配置装置，其特征在于，包括：
接收模块，用于接收视频数据流；
锁定模块，...

【专利技术属性】
技术研发人员：魏家徵，洪星智，于梁，
申请(专利权)人：海宁奕斯伟集成电路设计有限公司，北京奕斯伟计算技术有限公司，
类型：发明
国别省市：浙江;33