一种基于FPGA的UDP/IP协议栈实现方法及FPGA芯片技术

本发明专利技术提供一种基于FPGA的UDP/IP协议栈实现方法及FPGA芯片，该方法包括：在FPGA芯片上定义UDP/IP协议栈，协议栈包括UDP发送模块、UDP接收模块、IP发送模块和IP接收模块；通过UDP发送模块对外部输入数据进行UDP协议封装，将封装的数据包发送至IP发送模块，IP发送模块接收发送的数据，对接收的数据进行封包操作后，发送至MAC层，IP接收模块接收来自MAC层的IP数据包，对IP数据包进行解析，得到UDP数据包，将其转发至UDP接收模块，UDP接收模块接收来自于IP接收模块的UDP数据包，对UDP数据包进行解析，将解析得到的数据存至系统指定的存储区。通过该方案可以有效提高网络数据传输速率，并提升应用数据处理速度。

【技术实现步骤摘要】
一种基于FPGA的UDP/IP协议栈实现方法及FPGA芯片
本专利技术涉及网络通信领域，尤其涉及一种基于FPGA的UDP/IP协议栈实现方法及FPGA芯片。
技术介绍
在卫星导航领域需要采集大量的数据进行捕获跟踪算法验证，数据的高速传输成为了迫切需求，然而，当前的网络接口数据传输速率难以满足实际要求，应用数据的发送和接收一般需要基于软件实现的协议栈进行封包解包，在传输数据量较大时，数据处理速度较慢。
技术实现思路
有鉴于此，本专利技术实施例提供了一种基于FPGA的UDP/IP协议栈实现方法，以解决现有以太网数据通信中应用数据处理速度慢问题。在本专利技术实施例的第一方面，提供了一种系统，包括：在FPGA芯片上定义UDP/IP协议栈，所述协议栈至少包括UDP发送模块、UDP接收模块、IP发送模块和IP接收模块；通过UDP发送模块对外部输入数据进行UDP协议封装，将封装的数据包发送至IP发送模块；IP发送模块接收UDP发送模块发送的数据，根据IPv4协议对接收的数据进行IP数据包封包操作后，发送至M本文档来自技高网...

【技术保护点】
1.一种基于FPGA的UDP/IP协议栈实现方法，其特征在于，包括：/n在FPGA芯片上定义UDP/IP协议栈，所述协议栈至少包括UDP发送模块、UDP接收模块、IP发送模块和IP接收模块；/n通过UDP发送模块对外部输入数据进行UDP协议封装，将封装的数据包发送至IP发送模块；/nIP发送模块接收UDP发送模块发送的数据，根据IPv4协议对接收的数据进行I P数据包封包操作后，发送至MAC层，并由串行收发器进行数据传输；/nIP接收模块接收来自MAC层的I P数据包，对I P数据包进行解析，得到UDP数据包，将得到UDP数据包转发至UDP接收模块；/nUDP接收模块接收来自于IP接收模块的U...

【技术特征摘要】
1.一种基于FPGA的UDP/IP协议栈实现方法，其特征在于，包括：
在FPGA芯片上定义UDP/IP协议栈，所述协议栈至少包括UDP发送模块、UDP接收模块、IP发送模块和IP接收模块；
通过UDP发送模块对外部输入数据进行UDP协议封装，将封装的数据包发送至IP发送模块；
IP发送模块接收UDP发送模块发送的数据，根据IPv4协议对接收的数据进行IP数据包封包操作后，发送至MAC层，并由串行收发器进行数据传输；
IP接收模块接收来自MAC层的IP数据包，对IP数据包进行解析，得到UDP数据包，将得到UDP数据包转发至UDP接收模块；
UDP接收模块接收来自于IP接收模块的UDP数据包，对UDP数据包进行分析、解包，将得到的数据转存到系统指定的存储区。


2.根据权利要求1所述的方法，其特征在于，所述UDP发送模块包含一个状态机，所述状态机用于控制UDP数据协议头部分和数据部分的传输，状态机包括IDLE、PAUSE、SEND_UDP_HDR和SEND_USER_DATA四种状态；
相应的，所述UDP接收模块包含一个状态机，所述状态机用于控制UDP数据协议头部分和数据部分的接收，状态机包括IDLE、UDP_HDR、USER_DATA、ERR和WAIT_END五种状态。


3.根据权利要求1所述的方法，其特征在于，所述IP发送模块包含一个状态机，所述状态机用于控制IP数据协...

【专利技术属性】
技术研发人员：陈思敏，尹业宏，冯双记，杨伟新，徐智旺，
申请(专利权)人：华中光电技术研究所中国船舶重工集团公司第七一七研究所，
类型：发明
国别省市：湖北;42