电路装置、物理量测量装置、电子设备和移动体制造方法及图纸

提供电路装置、物理量测量装置、电子设备和移动体，在时间数字转换电路中能够以短时间进行时间计测。电路装置包含时钟生成电路、信号生成电路、相位比较电路和处理电路。信号生成电路生成在第1时钟信号的转变定时转变的第1信号、在第2时钟信号的转变定时转变的精细判定用信号、以及在精细判定用信号之前和之后的第2时钟信号的转变定时转变的第1和第2粗略判定用信号。相位比较电路对基于第1信号发生转变的第2信号和精细判定用信号、第1粗略判定用信号以及第2粗略判定用信号中的每一个进行相位比较。处理电路基于相位比较结果来设定第1信号的转变定时和精细判定用信号的转变定时，并基于设定结果将第1和第2信号的时间差转换为数字值。

【技术实现步骤摘要】
电路装置、物理量测量装置、电子设备和移动体
本专利技术涉及电路装置、物理量测量装置、电子设备和移动体等。
技术介绍
以往，已知有将开始信号和停止信号的转变定时的时间差转换为数字值的时间数字转换电路。在专利文献1中公开了这种时间数字转换电路的现有技术。专利文献1的时间数字转换电路在从第1时钟信号和第2时钟信号的同步定时起经过了规定时钟周期后的第1时钟信号的转变定时，自发产生开始信号。然后，时间数字转换电路比较停止信号和第2时钟信号的相位，并更新时钟周期直到其相位一致的定时，由此计测开始信号和停止信号之间的时间差。专利文献1：日本特开2018-56677号公报上述时间数字转换电路将从第1时钟信号和第2时钟信号的同步定时到下一个同步定时作为一个测量期间，在该测量期间中停止信号和第2时钟信号的相位不一致的情况下，更新开始信号的时钟周期，并转移到下一个测量期间。因此，如果要提高时间计测的分辨率，或者要扩大时间计测的动态范围，则测量期间的反复次数增大，所以存在不能以短时间进行时间计测的问题。
技术实现思路
本公开的一个方式涉及电路装置，其包含：时钟生成电路，其生成第1时钟信号和频率与所述第1时钟信号不同的第2时钟信号；信号生成电路，其生成在所述第1时钟信号的转变定时处发生转变的第1信号、在所述第2时钟信号的转变定时处发生转变的精细判定用信号、在所述精细判定用信号之前的所述第2时钟信号的转变定时处发生转变的第1粗略判定用信号、和在所述精细判定用信号之后的所述第2时钟信号的转变定时处发生转变的第2粗略判定用信号；相位比较电路，其通过对基于所述第1信号发生转变的第2信号和所述精细判定用信号进行相位比较来输出第1相位比较信号，通过对所述第2信号和所述第1粗略判定用信号进行相位比较来输出第2相位比较信号，并通过对所述第2信号和所述第2粗略判定用信号进行相位比较来输出第3相位比较信号；以及处理电路，其基于所述第1相位比较信号、所述第2相位比较信号和所述第3相位比较信号来设定所述第1信号的转变定时和所述精细判定用信号的转变定时，并基于设定结果将所述第1信号和所述第2信号的时间差转换为数字值。附图说明图1是未使用本实施方式的时间计测方法的情况下的信号波形例。图2是电路装置的第1结构例。图3是说明电路装置的动作的第1波形例。图4是说明电路装置的动作的第2波形例。图5是说明数字值的计算式的图。图6是信号生成电路、相位比较电路和处理电路的第1详细结构例。图7是时钟生成电路的第1详细结构例。图8是时钟生成电路的第2详细结构例。图9是电路装置的第2结构例和处理电路的第2详细结构例。图10是第1运算电路的详细结构例。图11是Cfine被每次更新-1时的波形例。图12是利用抖动值更新Cfine时的波形例。图13是利用抖动值更新Cfine时的波形例。图14是说明电路装置的第3结构例的动作的波形例。图15是正常模式下的状态转变图。图16是加速模式(turbomode)下的状态转变图。图17是将Cfine的变化步长固定为1的情况下的波形例。图18是使用了加速模式时的波形例。图19是物理量测量装置的结构例。图20是电子设备的结构例。图21是移动体的例子。标号说明10：时钟生成电路；11、12、13：振荡电路；14：分数NPLL电路；20：信号生成电路；21、22、23、26：锁存电路；27：时钟相位比较电路；28：脉冲定时信号生成电路；30：相位比较电路；31、32、33：锁存电路；40：处理电路；41：寄存器；42：运算电路；43：第1运算电路；44：第2运算电路；45：临时寄存器；46：输出寄存器；100：电路装置；206：汽车；207：车体；208：控制装置；209：车轮；220：处理装置；400：物理量测量装置；410：封装；412：基部；414：盖部；500：电子设备；510：通信接口；520：处理装置；530：操作界面；540：显示部；550：存储器；ADD1、ADD2：加法器；CCT：计数值；CIN：时钟数；CK1、CK2：时钟信号；Ccoarse、Cfine：时钟数；Cout：数字值；DIT：抖动电路；MUL：乘法器；NPLL：分数；PCA、PCB、PCC、PCD、PF：判定用信号；QCA、QCB、QCC、QCD：相位比较信号；QDIT：抖动值；QF：相位比较信号；STA：第1信号；STP：第2信号；TDF：时间差；x、y：变化步长。具体实施方式在下文中，将详细说明本公开的优选实施方式。另外，以下说明的本实施方式并不对权利要求书所记载的内容进行不当限定，本实施方式中说明的结构不一定全部都是必需结构要件。1.第1结构例首先，说明不使用本实施方式的时间计测方法时的时间数字转换电路的问题。图1是不使用本实施方式的时间计测方法时的信号波形例。如果将时钟信号CK1的频率设为f1，将时钟信号CK2的频率设为f2，则f1比f2高。时钟信号CK2的周期比时钟信号CK1的周期长，其差为Δt＝1/f2-1/f1。时间数字转换电路以该周期之差Δt作为分辨率，测量第1信号STA和第2信号STP的转变定时的时间差。转变定时是信号电平改变的定时，并且是信号的上升沿或下降沿。以下，假设转变定时为上升沿。时间数字转换电路在从时钟信号CK1和时钟信号CK2的边沿同步的定时TMA到下一个边沿同步的定时TMB的期间TP中，进行以下说明的计测动作。即，时间数字转换电路从同步定时TMA起对时钟信号CK1的时钟数进行计数。将该计数值设为CCT。时间数字转换电路将时钟信号CK1的时钟数CIN保持为变量，在计数值CCT与时钟数CIN一致时使第1信号STA的信号电平转变。在图1中，CIN＝6。响应于第1信号STA的信号电平的转变，第2信号STP的信号电平转变。时间数字转换电路对第2信号STP的转变定时与时钟信号CK2的转变定时进行比较。在该比较中，使用从同步定时TMA起第CIN个时钟信号CK2的转变定时。第1信号STA和时钟信号CK2的转变定时的时间差为TR＝6Δt。当第2信号STP的转变定时与时钟信号CK2的转变定时一致时，时间数字转换电路输出时钟数CIN作为计测结果。即，第1信号STA和第2信号STP的转变定时的时间差为TDF＝CIN×Δt＝6×Δt。在图1中，图示了第2信号STP与时钟信号CK2的转变定时一致的情况，但在实际的计测中，使作为变量的时钟数CIN从初始值起开始变化。例如，如果设初始值为零，则在使CIN以0、1、2、···的方式每次增加1的同时，时间数字转换电路反复上述计测动作。并且，在CIN＝6时，即在第7次计测动作中，第2信号STP与时钟信号CK2的转变定时一致。因此，到计测结束为止需要7×TP的时间。在图1中，为了简化图示，动态范围为13×Δt，但实际计测中的动态范围更宽。例如，若将动态范围设为本文档来自技高网...

【技术保护点】
1.一种电路装置，其特征在于，包含：/n时钟生成电路，其生成第1时钟信号和频率与所述第1时钟信号不同的第2时钟信号；/n信号生成电路，其生成在所述第1时钟信号的转变定时处发生转变的第1信号、在所述第2时钟信号的转变定时处发生转变的精细判定用信号、在所述精细判定用信号之前的所述第2时钟信号的转变定时处发生转变的第1粗略判定用信号、和在所述精细判定用信号之后的所述第2时钟信号的转变定时处发生转变的第2粗略判定用信号；/n相位比较电路，其通过对基于所述第1信号发生转变的第2信号和所述精细判定用信号进行相位比较来输出第1相位比较信号，通过对所述第2信号和所述第1粗略判定用信号进行相位比较来输出第2相位比较信号，并通过对所述第2信号和所述第2粗略判定用信号进行相位比较来输出第3相位比较信号；以及/n处理电路，其基于所述第1相位比较信号、所述第2相位比较信号和所述第3相位比较信号来设定所述第1信号的转变定时和所述精细判定用信号的转变定时，并基于设定结果将所述第1信号和所述第2信号的时间差转换为数字值。/n

【技术特征摘要】
20190924 JP 2019-1726521.一种电路装置，其特征在于，包含：
时钟生成电路，其生成第1时钟信号和频率与所述第1时钟信号不同的第2时钟信号；
信号生成电路，其生成在所述第1时钟信号的转变定时处发生转变的第1信号、在所述第2时钟信号的转变定时处发生转变的精细判定用信号、在所述精细判定用信号之前的所述第2时钟信号的转变定时处发生转变的第1粗略判定用信号、和在所述精细判定用信号之后的所述第2时钟信号的转变定时处发生转变的第2粗略判定用信号；
相位比较电路，其通过对基于所述第1信号发生转变的第2信号和所述精细判定用信号进行相位比较来输出第1相位比较信号，通过对所述第2信号和所述第1粗略判定用信号进行相位比较来输出第2相位比较信号，并通过对所述第2信号和所述第2粗略判定用信号进行相位比较来输出第3相位比较信号；以及
处理电路，其基于所述第1相位比较信号、所述第2相位比较信号和所述第3相位比较信号来设定所述第1信号的转变定时和所述精细判定用信号的转变定时，并基于设定结果将所述第1信号和所述第2信号的时间差转换为数字值。


2.根据权利要求1所述的电路装置，其特征在于，
当所述第2相位比较信号和所述第3相位比较信号为不同的信号电平时，所述信号生成电路基于所述第1相位比较信号来改变所述第1信号的转变定时和所述精细判定用信号的转变定时，当所述第2相位比较信号和所述第3相位比较信号为相同的信号电平时，所述信号生成电路改变所述精细判定用信号的转变定时。


3.根据权利要求2所述的电路装置，其特征在于，
当所述第2相位比较信号和所述第3相位比较信号为不同的信号电平时，所述信号生成电路将使所述第1信号转变的所述第1时钟信号的转变定时、和使所述精细判定用信号转变的所述第2时钟信号的转变定时改变相同的时钟数，当所述第2相位比较信号和所述第3相位比较信号为相同的信号电平时，所述信号生成电路将使所述第1信号转变的所述第1时钟信号的转变定时、和使所述精细判定用信号转变的所述第2时钟信号的转变定时改变不同的时钟数。


4.根据权利要求1至3中的任意一项所述的电路装置，其特征在于，
该电路装置包含存储第1时钟数和第2时钟数的寄存器，
在从所述第1时钟信号和所述第2时钟信号的相位同步的同步定时起、所述第1时钟信号的所述第1时钟数的转变定时处，所述信号生成电路使所述第1信号发生转变，在从所述同步定时起、将所述第2时钟信号的所述第1时钟数和所述第2时钟数相加而得的时钟数的转变定时处，所述信号生成电路使所述精细判定用信号发生转变，
所述处理电路基于所述第1相位比较信号、所述第2相位比较信号和所述第3相位比较信号，对存储在所述寄存器中的所述第1时钟数和所述第2时钟数进行更新。


5.根据权利要求4所述的电路装置，其特征在于，
当所述第2相位比较信号和所述第3相位比较信号为不同的信号电平时，所述处理电路基于所述第1相位比较信号更新所述第1时钟数并且维持所述第2时钟数，所述信号生成电路基于所述处理电路更新后的所述第1时钟数和所维持的所述第2时钟数，改变所述第1信号的转变定时和所述精细...

【专利技术属性】
技术研发人员：羽田秀生，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：日本;JP