存储器错误判别装置以及存储器错误判别用计算机程序制造方法及图纸

本发明专利技术提供提供一种存储器错误判别装置以及存储器错误判别用计算机程序，能够判别在以三维状层叠的存储器中产生的错误是否是由于入射到该存储器的放射线引起的软错误。存储器错误判别装置具备：错误检测部(22)，其检测以三维状层叠的存储器(2)中包含的多层的每一个中产生了错误的存储器元件；错误位置确定部(23)，其确定在多层中分别产生了错误的存储器元件的位置；以及判定部(24)，其在产生了错误的存储器元件的位置遍及多层中的两个以上的预定数以上的层而排列成直线状的情况下，判定为存储器中产生的错误是由于入射到该存储器的放射线引起的软错误。

【技术实现步骤摘要】
存储器错误判别装置以及存储器错误判别用计算机程序
本专利技术涉及例如判别在层叠为三维状的存储器中产生的错误的原因的存储器错误判别装置以及存储器错误判别用计算机程序。
技术介绍
已知放射线入射到层叠为三维状的存储器中，通过与该存储器内的硅原子碰撞而生成二次离子，从位于该二次离子的飞行路径的硅原子爆发出的电子使存储器单元内的电荷反转，从而在存储器中引起软错误。因此，提出了一种提高对这样的放射线引起的软错误的耐性的技术(例如，参照日本特开2019-67469号公报(以下，称为专利文献1))。在该技术中，在分别搭载具有相同结构的N个存储器电路且具有在垂直方向上层叠的N个核心裸片的存储器系统中写入N个数据时，在按每个存储器电路不同的写入地址中存储数据。另外，提出以下一种技术(例如，参照日本特开2018-128820号公报(以下，称为专利文献2))，在FPGA中，在检测出的软错误的位置是功能单元的未使用部分的情况下，继续进行控制装置的运转，另一方面，在软错误的位置是功能单元的规格部分的情况下，执行预先决定的处理来防止不必要的停止。进而，提出了如下技术(例如，参照日本特开平5-225077号公报(以下，称为专利文献3))，在保持有ECC的存储器中，在存储器中产生了1比特错误时，判断是硬错误还是软错误，若产生了硬错误则通过中断向CPU进行报告。在存储器中产生某种错误时，优选能够准确地判别该错误的原因。这是因为如果能够准确地判别错误的原因，则能够对产生了错误的存储器采取适当的措施。特别是由于放射线引起的软错误，即使存储器本身未发生故障也会产生，因此判别所产生的错误是否是由放射线引起的软错误是有用的。但是，专利文献1所记载的技术以及专利文献2所记载的技术即使在存储器中产生某种错误，也不判别其原因。另外，在专利文献3所记载的技术中，虽然判断在存储器中产生的1比特错误是由硬错误引起的还是由软件错误引起的，但无法判别该错误的原因。
技术实现思路
本专利技术的一个方面的目的在于提供一种存储器错误判别装置，能够判别在以三维状层叠的存储器中产生的错误是否是由入射到该存储器的放射线引起的软错误。根据一个实施方式，提供一种存储器错误判别装置。该存储器错误判别装置具备：错误检测部22，其检测在以三维状层叠的存储器2所包含的多层的每一层中产生了错误的存储器元件；错误位置确定部23，其确定在多层的每一层中产生了错误的存储器元件的位置；以及判定部24，其在产生了错误的存储器元件的位置遍及多层中的2个以上的预定数量以上的层而排列成直线状的情况下，判定在存储器2中产生的错误是由入射到该存储器2的放射线引起的软错误。根据另一方式，提供一种存储器错误判别用计算机程序。该存储器错误判别用计算机程序包括使计算机执行以下步骤的命令：检测在以三维状层叠的存储器2所包含的多层中分别产生了错误的存储器元件，确定在多层中分别产生了错误的存储器元件的位置，在产生了错误的存储器元件的位置遍及多层中的2个以上的预定数以上的层而排列成直线状的情况下，判定存储器2中产生的错误是由入射到该存储器2的放射线所引起的软错误。根据一个方面，能够判别在以三维状层叠的存储器中产生的错误是否是入射到该存储器的放射线所引起的软错误。附图说明图1是存储器错误判别装置的概略结构图。图2是与存储器错误判别处理关联的处理器的功能框图。图3A是表示因放射线而在存储器中产生软错误的情况下成为错误的存储器元件的分布的一例的示意图。图3B是表示由于其他理由而在存储器中产生错误的情况下成为错误的存储器元件的分布的一例的示意图。图4是存储器错误判别处理的动作流程图。图5是用于说明变形例的存储器错误判别处理的概要的示意图。
技术实现思路
以下，参照附图，对存储器错误判别装置以及通过存储器错误判别装置进行动作的存储器错误判别用计算机程序进行说明。该存储器错误判别装置判别在以三维状层叠的存储器、即具有多个以二维状排列有存储器元件的层的存储器中产生的错误是否是由于入射到该存储器的放射线(例如，α射线、β射线、γ射线、中子射线、X射线)引起的。本申请的专利技术人关注到在放射线入射到存储器的情况下，在沿着该放射线的飞行路径的存储器元件中可能产生错误的情况。因此，该存储器错误判别装置在对以三维状层叠的存储器的各层中写入数据时，利用纠错码或错误检测码对该数据进行编码。该存储器错误判别装置在存储器的多个层中，如果通过纠错码或错误检测码检测出产生了错误，则判别产生了该错误的存储器元件是否呈直线状排列。并且，在产生了错误的存储器元件呈直线状排列的情况下，该存储器错误判别装置判定为该错误是由于入射到存储器中的放射线引起的软错误。图1是存储器错误判别装置的概略结构图。存储器错误判别装置1例如被安装在进行计算机数值控制的机床、机器人这样的机械装置或者计算机上。并且，存储器错误判别装置1具有用于控制成为错误原因的判别对象的以三维状层叠的存储器2的存储器控制器11、通用存储器控制器12、内置存储器13、中断控制器14、通信接口15以及处理器16。存储器错误判别装置1所具有的这些各部例如作为一个集成电路中的用于执行这些各部的处理的专用电路而被安装。即，存储器错误判别装置1本身构成为一个处理器单元。或者，存储器错误判别装置1所具有的这些各部也可以构成为单独的电路。进一步，存储器错误判别装置1所具有的这些各部例如经由总线这样的信号线可相互通信地连接。在本实施方式中，成为错误原因的判别对象的、以三维状层叠的存储器2是具有多个二维状排列的存储器元件的层的三维动态随机存取存储器(3DDynamicRandomAccessMemory，3D-DRAM)，例如，存储通过组装有存储器错误判别装置1的装置中执行的应用所使用的各种数据。此外，存储器2不限于3D-DRAM，只要是以三维状层叠的存储器即可，例如，也可以是三维层叠的NAND型闪存(注册商标)。存储器控制器11与存储器2连接，按照来自处理器16的指示来控制存储器2。即，存储器控制器11将从处理器16接收到的、通过错误检测码或纠错码进行编码后的数据写入存储器2。或者，存储器控制器11从存储器2读入进行编码后的数据，并将读入的数据传送给处理器16。进一步，存储器控制器11执行存储器2的刷新处理。此外，在本实施方式中，处理器16执行存储在存储器2中的数据的编码，但存储器控制器11也可以将存储在存储器2中的数据进行编码。通用存储器控制器12与非易失性存储器3连接，按照来自处理器16的指示来控制非易失性存储器3。另外，非易失性存储器3是存储部的一例，例如存储存储器错误判别处理用的计算机程序及其处理所使用的各种信息。另外，在存储器错误判别处理中使用的信息中例如包含针对存储器2的各存储器元件表示该存储器元件的比特地址与三维空间中的该存储器元件的位置坐标的对应关系的位置表。进一步，非易失性存储器3也可以存储启动用的计算机程序以及启动用的计算机程序所参照的信息。即，通用存储器控制器12按照来自处理器16或中断控制器14的指示，从本文档来自技高网...

【技术保护点】
1.一种存储器错误判别装置，其特征在于，/n该存储器错误判别装置具备：/n错误检测部，其检测在以三维状层叠的存储器中包含的多层的每一层中产生了错误的存储器元件；/n错误位置确定部，其确定在上述多层的每一层中产生了上述错误的存储器元件的位置；以及/n判定部，其在产生了上述错误的存储器元件的位置遍及上述多层中的2以上的预定数以上的层而排列成直线状的情况下，判定为上述存储器中产生的错误是由于入射到上述存储器的放射线引起的软错误。/n

【技术特征摘要】
20191003 JP 2019-1828081.一种存储器错误判别装置，其特征在于，
该存储器错误判别装置具备：
错误检测部，其检测在以三维状层叠的存储器中包含的多层的每一层中产生了错误的存储器元件；
错误位置确定部，其确定在上述多层的每一层中产生了上述错误的存储器元件的位置；以及
判定部，其在产生了上述错误的存储器元件的位置遍及上述多层中的2以上的预定数以上的层而排列成直线状的情况下，判定为上述存储器中产生的错误是由于入射到上述存储器的放射线引起的软错误。


2.根据权利要求1所述的存储器错误判别装置，其特征在于，
上述判定部在判定为上述存储器中产生的错误是由于入射到上述存储器的放射线引起的软错误时，经由通知部通知该判定的结果。


3.根据权利要求1或2所述的存储器错误判别装置，其特征在于，
存储在上述存储器中的数据被分割为具有预定比特长度的比特串，针对每个上述比特串，作为使用具有1比特的纠错能力和2比特的错误检测能力的代码对该比特串进行编码而得到的码字存储在上述存储器中，
上述错误检测部，在存储在上述多层的任意层中的码字中检测到2比特的错误时，针对上述多层的其他层分别按照上述代码确定检测出1比...

【专利技术属性】
技术研发人员：栗原健一郎，秋元信二，
申请(专利权)人：发那科株式会社，
类型：发明
国别省市：日本;JP