一种基于PLD对寄存器清零的方法、系统、设备及介质技术方案

本发明专利技术公开了一种基于PLD对寄存器清零的方法、系统、设备和存储介质，方法包括：PLD置位第一寄存器和第二寄存器的预设位为无效状态，并检测是否接收到MCU的命令；响应于接收到MCU的命令，解析命令并判断是否触发读事件或写事件；响应于触发读事件，置位第一寄存器的预设位为有效状态，MCU读取第一寄存器的预设位的数据，PLD延时预设时间后对第一寄存器的预设位进行清零；以及响应于触发写事件，置位第二寄存器的预设位为有效状态，MCU在第二寄存器的预设位写入数据，PLD获取数据并延时第二预设时间后对第二寄存器的预设位进行清零。本发明专利技术中读清零和写清零操作，都是PLD接收到MCU指令时自发完成的，因此降低了MCU工作负担，同时增加了指令执行时间的精度。

【技术实现步骤摘要】
一种基于PLD对寄存器清零的方法、系统、设备及介质
本专利技术涉及交换机领域，更具体地，特别是指一种基于PLD对寄存器清零的方法、系统、计算机设备及可读介质。
技术介绍
目前PLD(ProgrammableLogicDevice，可编程逻辑器件)主要包括CPLD(ComplexProgrammableLogicDevice，复杂可编程逻辑器件)与FPGA(FieldProgrammableGATEArray，现场可编程门阵列)。CPLD/FPGA是一款半定制的专用集成电路，具有灵活编程、快速响应、集成度高等系列优点，在前期开发验证及控制应用领域得到越来越广泛的应用。在交换机系统中，通过CPLD/FPGA芯片控制整个交换机的上、下电时序控制、通信控制、按键检测、风扇转速控制、SFP点灯控制及串口切换等，通过BMC(BaseboardManagementController，基板管理控制器)指示交换机状态、状态检测、固件升级、远程控制、电压控制及日志收集等。MCU(MicrocontrollerUnit，微处理单元)是整个PLD设计或是交换本文档来自技高网...

【技术保护点】
1.一种基于PLD对寄存器清零的方法，其特征在于，包括以下步骤：/nPLD置位第一寄存器和第二寄存器的预设位为无效状态，并检测是否接收到MCU的命令；/n响应于接收到MCU的命令，解析所述命令并判断是否触发读事件或写事件；/n响应于触发读事件，置位所述第一寄存器的预设位为有效状态，MCU读取所述第一寄存器的预设位的数据，PLD延时预设时间后对所述第一寄存器的所述预设位进行清零；以及/n响应于触发写事件，置位所述第二寄存器的预设位为有效状态，MCU在所述第二寄存器的所述预设位写入数据，PLD获取所述数据并延时第二预设时间后对所述第二寄存器的所述预设位进行清零。/n

【技术特征摘要】
1.一种基于PLD对寄存器清零的方法，其特征在于，包括以下步骤：
PLD置位第一寄存器和第二寄存器的预设位为无效状态，并检测是否接收到MCU的命令；
响应于接收到MCU的命令，解析所述命令并判断是否触发读事件或写事件；
响应于触发读事件，置位所述第一寄存器的预设位为有效状态，MCU读取所述第一寄存器的预设位的数据，PLD延时预设时间后对所述第一寄存器的所述预设位进行清零；以及
响应于触发写事件，置位所述第二寄存器的预设位为有效状态，MCU在所述第二寄存器的所述预设位写入数据，PLD获取所述数据并延时第二预设时间后对所述第二寄存器的所述预设位进行清零。


2.根据权利要求1所述的方法，其特征在于，所述PLD获取所述数据并延时第二预设时间后对所述第二寄存器的所述预设位进行清零包括：
PLD根据所述第二寄存器的所述预设位的数据对外接设备执行相应的操作并开始计时，响应于计时达到所述外接设备的预设值，对所述第二寄存器的所述预设位进行清零。


3.根据权利要求1所述的方法，其特征在于，所述PLD延时预设时间后对所述第一寄存器的所述预设位进行清零包括：
检测MCU是否开始读取所述第一寄存器的所述预设位的数据；
响应于MCU开始读取所述第一寄存器的所述预设位的数据，开始计时并响应于计时达到所述预设时间，检测MCU是否读取完成；以及
响应于MCU读取完成，对所述第一寄存器的所述预设位进行清零。


4.根据权利要求3所述的方法，其特征在于，所述PLD延时预设时间后对所述第一寄存器的所述预设位进行清零包括：
响应于MCU未读取完成，延时所述预设时间后再次检测MCU是否读取完成。


5.一种基于PLD对寄存器清零的系统，其特征在于，包括：
初始模块，配置用于使PLD置位第一寄存器和第二寄存器的预设位为无效状态，并检测是否接收到...

【专利技术属性】
技术研发人员：季冬冬，张广乐，郭月俊，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：江苏;32