基于FFT算法的复序列互相关在FPGA上的加速实现方法及系统技术方案

本发明专利技术公开了基于FFT算法的复序列互相关在FPGA上的加速实现方法及系统，所述方法包括以下步骤：FFT运算步骤，利用FFT算法分别将两个待互相关的复序列从时域转换到频域；共轭点乘运算步骤，将两个完成时域到频域转换的复序列在频域进行共轭点乘运算；IFFT运算步骤，利用IFFT算法将共轭点乘运算结果从频域变换到时域，得到时域复序列；能量计算步骤，计算出IFFT运算步骤得到的时域复序列中每个点的能量，并输出能量结果序列；判决步骤，搜索出能量计算步骤中所得到的能量最大值，该能量最大值的点所在的位置即为两个复序列相关性最大点的位置。本发明专利技术能够大大减少乘法运算次数，真正做到低延时、高效率及时序易收敛。

【技术实现步骤摘要】
基于FFT算法的复序列互相关在FPGA上的加速实现方法及系统
本专利技术涉及数字信号处理领域，具体涉及一种基于FFT算法的复序列互相关在FPGA上的加速实现方法及系统。
技术介绍
信号处理领域中根据处理信号的类型，分为模拟信号处理与数字信号处理，数字信号处理是研究如何用数字或符号序列来表示信号以及如何对这些序列进行处理的一门学科。相比于模拟信号处理领域，数字信号处理具有精度高、可靠性高、灵活性强、便于大规模集成化、便于加密处理以及低频信号处理成其优越。由于数字信号本身的特点以及高速数字计算机和微处理的应用，使得一些数字信号处理算法应运而生。FPGA(Field－ProgrammableGateArray)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。以硬件描述语言(Verilog或VHDL)进行电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测本文档来自技高网...

【技术保护点】
1.基于FFT算法的复序列互相关在FPGA上的加速实现方法，其特征在于，包括以下步骤：/nFFT运算步骤，利用FFT算法分别将两个待互相关的复序列从时域转换到频域；/n共轭点乘运算步骤，将两个完成时域到频域转换的复序列在频域进行共轭点乘运算；/nIFFT运算步骤，利用IFFT算法将共轭点乘运算结果从频域变换到时域，得到时域复序列；/n能量计算步骤，计算出IFFT运算步骤得到的时域复序列中每个点的能量，并输出能量结果序列；/n判决步骤，搜索出能量计算步骤中所得到的能量最大值，该能量最大值的点所在的位置即为两个复序列相关性最大点的位置。/n

【技术特征摘要】
1.基于FFT算法的复序列互相关在FPGA上的加速实现方法，其特征在于，包括以下步骤：
FFT运算步骤，利用FFT算法分别将两个待互相关的复序列从时域转换到频域；
共轭点乘运算步骤，将两个完成时域到频域转换的复序列在频域进行共轭点乘运算；
IFFT运算步骤，利用IFFT算法将共轭点乘运算结果从频域变换到时域，得到时域复序列；
能量计算步骤，计算出IFFT运算步骤得到的时域复序列中每个点的能量，并输出能量结果序列；
判决步骤，搜索出能量计算步骤中所得到的能量最大值，该能量最大值的点所在的位置即为两个复序列相关性最大点的位置。


2.根据权利要求1所述的基于FFT算法的复序列互相关在FPGA上的加速实现方法，其特征在于，还包括补零处理步骤，当两个复序列长度不等时，通过补零处理步骤先对两个复序列中较短的复序列进行补零处理，以使两个复序列长度相等，完成补零处理后，再进行FFT运算。


3.根据权利要求1所述的基于FFT算法的复序列互相关在FPGA上的加速实现方法，其特征在于，所述FFT运算步骤和IFFT运算步骤中，利用FPGA内置的IPcore来实现FFT/IFFT运算。


4.根据权利要求3所述的基于FFT算法的复序列互相关在FPGA上的加速实现方法，其特征在于，所述FFT运算步骤中，通过FPGA内置的CoreGenerator工具来生成两个FFT单元，用于实现两个复序列的FFT运算。


5.根据权利要求1所述的基于FFT算法的复序列互相关在FPGA上的加速实现方法，其特征在于，所述FFT运算步骤和IFFT运算步骤中，利用FPGARTL编码来实现FFT/IFFT运算。

【专利技术属性】
技术研发人员：张平，刘解华，李保柱，王华，任为，
申请(专利权)人：华力智芯成都集成电路有限公司，
类型：发明
国别省市：四川;51