稳压电路制造技术

本发明专利技术是以多个晶体管阈值电压之和为基准电压的稳压电路，具有相互不同阈值电压的多个第１晶体管，选择该多个第１晶体管的第１开关装置；第２晶体管；形成前述第１开关装置选择的前第１晶体管与前述第１晶体管阈值电压之和的形成装置。通过采用本发明专利技术可以提供一个稳定的振荡电路，使振荡电路稳定地工作，同时可大幅地提高产品的合格率。（*该技术在2010年保护过期，可自由使用*）

Voltage stabilizing circuit

The present invention is to a transistor threshold voltage and the reference voltage regulator circuit, having a plurality of first different transistor threshold voltage, first switch device of the plurality of first transistors; second transistor; device formed before the formation of the first transistor of the first switch device selection and the first transistor threshold voltage and the. By adopting the invention, a stable oscillation circuit can be provided, the oscillating circuit can work stably, and the qualification rate of the product can be greatly improved.

【技术实现步骤摘要】
本稳压电路用于要求低电压、低耗电流的集成电路。第2图表示已有的要求低电压、低消耗电流的表用IC稳压电路。基准电压由栅极、漏极连接的P沟道绝缘栅型场效应晶体管(以下称晶体管)206和恒流源201构成。晶体管206的β值设计得比较大，则电压VDD-V1大致为晶体管206的阀值电压VT206+α的电压。202是运算放大器(OP-AMP)，其输出加在晶体管204的栅极。栅极、漏极连接的N沟道MOS晶体管216的阀值电压为VT216，则输出电压是V1和V2的电位差VT216+α。203是晶体管216的恒流源。综合来看，Vout端的输出电压是VDD-(VT206+VT216+α”)，以VDD作为基准，这个电压是一定的。即，输出Vout是P沟道晶体管(206)的阀值电压与N沟道晶体管(216)的阀值电压之和。用第3图表示已有的电路，横轴是VT206+VT216，纵轴是稳压输出Vout。 P沟道晶体管的阀值电压(VTP)和N沟道晶体管的阀值电压(VTN)都高的情况， VTP高VTN低的情况， VTP低VTN高的情况， VTP和VTN都低的情况。理想情况应该在一条直线上。然而，由于OP-AMP的阀值电压(VTH)同时变化，晶体管的电导系数β也发生偏差，因此实测数据偏离了理想直线。当CMOS振荡电路连接输出负载时，振荡开始。停止是VTP+VTN＝∑VTH，与∑VTH成比例。消耗电流与∑VTH成反比，在理想直线情况下，VTH上升，振荡开始。停止电压上升，消耗电流下降。然而，由于实际的振荡电路是由稳压电路提供电源，此时电源输出也上升，因此综合来看，振荡开始，停止电压不会上升。当VTH下降时，振荡开始，停止电压应当下降，然而由于消耗电流上升，稳定电压也下降，因此综合来看，这两个常量仍不会有什么变动。也就是说，VTH可以供给稳定的振荡电路，然而由于实际的稳压输出不是理想直线，是非线性的，致使产品合格率下降。为了吸收该稳定电压的偏差，用阀值电压不同的复数(m)个晶体管代替晶体管206，用阀值电压不同的复数(n)个晶体管代替晶体管216，并把两者进行组合，从m×n个稳定电压的输出中选出一个，使其接近理想直线。这些选择可用磁环、FAMOS等非易失存储器进行，检查各IC片时，要选择最佳条件。第1图是本专利技术的实施例。第1图所示的稳压电路适用于CMOS构成的振荡电路的电源。106是恒流源，供给P沟道晶体管103、104电流。101、102是切换用晶体管，103、104为VTH不同的晶体管，103的VTH是P1，104的VTH是P2。113是恒流源，108、109是切换晶体管，是N沟道晶体管，110、111为VTH不同的晶体管，110的VTH是N1，111的VTH是N2。105、112是倒相器，OP-AMP107的输出供给N沟道晶体管114的栅极。下面说明其工作原理。ADJ1，ADJ2是二进制控制输入，讨论(ADJ1、ADJ2)＝(1、1)的状态。“1”是VDD电平，“0”是VSS电平。101是ON，102是OFF。电流的通路是101→103→106，可以不考虑102、104。由于103的栅极和漏极连接，因此其工作在饱和区域。具有二极管的功能，如果β值大，由于流过了一定的电流，则可以产生以VDD为基准的一定的电压(P1+α)。由于ADJ2是VDD电平，则108为ON，109为OFF。因此，109、111可以不考虑。这样，在OP-AMP107的+输入端和输出VOut间，产生(N1+α′)电压。因为OP-AMP的+输入端和-输入端的电压协调时才能工作，所以以VDD为基准时，若在OP-AMP的+输入端输入(P1+α)电压，则在其一输入端应反馈输入(P1+α+N1+α′)电压。这里，用(P1+N1+α″)表示，大致是P沟道晶体管与N沟道晶体管之和，从Vout输出。当α″与P1和N1相比，小到可以忽视时，则根据ADJ1和ADJ2的电平，其输出电压如表1所示。表1 在本实施例中，P沟道和N沟道晶体管分别为1BIT＝2个晶体管，可以给出2×2共计4种组合，当然可以根据需要，对应第1图的120安排m个晶体管，对应121安排n个晶体管，可得到m×n种输出。如果对120中的103、104用栅极和漏极连接的相同导电型的晶体管串联，可得到更高的输出电压。同样，对121中的110、111采用同样办法，也可得到更高的输出电压。如果把第1图中120和121使用的晶体管导电型加以调换，也可以从上表得到其输出。第1图中是按照VDD、101、103顺序号排列的，也可以按VDD、103、101顺序号排列。第4图是另外一个实施例。420相当于第1图中的120，421相当于121。图中，401-404是P沟道晶体管，406-409是N沟道晶体管，405、410是倒相器，411是恒流源。电压基准仍为VDD。与前述实施例相同，在线路413处的电路为(P1+α)，在线路414处的电压为(P1+α+N1+α′)。由于输出阻抗高，要通过OP-AMP构成的缓冲器412输出。ADJ1和ADJ2的组合情况与前面的表1相同，也可得到大致相同的输出。本例中，P沟道晶体管、N沟道晶体管是分别使用的;把复数个P沟道晶体管组件和复数个N沟道晶体管组件混合使用也是可以的。第5图是利用P沟道晶体管VTH之和的例子。图中，501-504、506-509是P沟道晶体管，505、510是倒相器，512是缓冲器。第5图中，520、521分别为P沟道晶体管组件。这个稳压电路不是CMOS型振荡电路的电源，而仅适用于P沟道构成的振荡电路的电源。第6图是本专利技术的另一个实施例。图中，604、605、607-609、612、614、616-618、621、623-625都是P沟道晶体管，610、611、613、615、619、620、622、626、630-633都是N沟道晶体管，627-629是倒相器。虚线围成的602中，612-622相当于第1图的OP-AMP107。609-611相当于恒流源106，623相当于恒流源113，624相当于输出晶体管114。601相当于P沟道晶体管阀值电压转换电路120。603相当于N沟道晶体管阀值电压转换电路121。在601中，晶体管605和608的阀值电压不相同;本例中，605是0.55V，608是0.35V。在603中，晶体管631和633的阀值电压不相同，631是0.55V，633是0.65V。在输出OUT，根据ADJ1、ADJ2的控制输入可以产生如下的电压。表2是VDD＝OV时数出的。表2 即以0.1V的间隔产生0.9-1.2V的电压。与晶体振荡电路搭配，是最好的配合。上面是1bit+1bit的组合，共有2bit可以选择，然而，根据系统需要，选用哪个bit都是可能的，下面将详细说明。以AJ1＝0、AJ2＝0的情况为例。这时，由于604为ON，607为OFF，则604漏极-源极间的电位差约为0，605被选择。由于630为ON、632为OFF，则630漏极-源极间的电位差约为0，631被选择。此时，609、610、611、605构成了产生输入到OP-AMP的基准电压的电路，其输出电压Vρ可用下式表示。Vρ =β609β605·β611β610×｜V609｜+V605 (1)]本文档来自技高网...

【技术保护点】
以复数个晶体管阀值电压之和为基准电压的稳压电路，其特征是：具有相互不同阀值电压的复数个第１晶体管；选择该复数个第１晶体管的第１开关装置；第２晶体管；前述第１开关装置选择的前述第１晶体管与前述第２晶体管阀值电压之和的形成装置。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：寺岛义幸，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]