一种验证SPI总线时序容限的夹具制造技术

本实用新型专利技术公开了一种验证SPI总线时序容限的夹具，包括CLK信号输入端、CLK信号输出端、MOSI信号输入端和MOSI信号输出端，CLK信号输入端和CLK信号输出端通过三种不同长度的CLK连接线连接，MOSI信号输入端和MOSI信号输出端之间通过三种不同长度的MOSI连接线连接。实现起来容易，能够验证SPI总线时序的容限，并验证SPI总线时序在不同的容限下能否正常工作，此方案成本低廉，极具性价比。

【技术实现步骤摘要】
一种验证SPI总线时序容限的夹具
本技术涉及通讯
，尤其涉及一种验证SPI总线时序容限的夹具。
技术介绍
为了保证SPI总线时序能够正常工作，就需要进行不同环境下的验证，比如高温低温等极端环境，而正常的验证是无法进行这种极端验证的，那就需要变换思维，改用某种方式去替代这种极端环境下引起时序上的差异大小，就通过改变SPI总线的CLK和MOSI两个信号之间的时间延迟来验证SPI总线能够承受的最大容限，通过这种方式就可以验证出总线时序能否正常工作的情况。
技术实现思路
本技术的目的在于针对上述现有技术的不足，提供一种验证SPI总线时序容限的夹具，通过改变SPI总线的CLK和MOSI两个信号之间的时间延迟来验证SPI总线能够承受的最大容限，通过这种方式就可以验证出总线时序能否正常工作的情况。为解决上述问题，本技术所采取的技术方案是：一种验证SPI总线时序容限的夹具，包括CLK信号输入端、CLK信号输出端、MOSI信号输入端和MOSI信号输出端，所述CLK信号输入端分别与第一CLK三极管、第二CLK三极管和第三CLK三极管的集电极相连，所述第一CLK三极管的发射极通过第一CLK连接线与CLK信号输出端连接，所述第二CLK三极管的发射极通过第二CLK连接线与CLK信号输出端连接，所述第三CLK三极管的发射极通过第三CLK连接线与CLK信号输出端连接，所述第一CLK连接线、第二CLK连接线和第三CLK连接线的长度不同，所述第一CLK三极管的基极通过第一控制线与外部控制电路连接，所述第二CLK三极管的基极通过第二控制线与外部控制电路连接，所述第三CLK三极管的基极通过第三控制线与外部控制电路连接，所述MOSI信号输入端分别与第一MOSI三极管、第二MOSI三极管和第三MOSI三极管的集电极相连，所述第一MOSI三极管的发射极通过第一MOSI连接线与MOSI信号输出端连接，所述第二MOSI三极管的发射极通过第二MOSI连接线与MOSI信号输出端连接，所述第三MOSI三极管的发射极通过第三MOSI连接线与MOSI信号输出端连接，所述第一MOSI连接线的长度与第一CLK连接线的长度相同，所述第二MOSI连接线的长度与第二CLK连接线的长度相同，所述第三MOSI连接线的长度与第三CLK连接线的长度相同，所述第一MOSI三极管的基极通过第四控制线与外部控制电路连接，所述第二MOSI三极管的基极通过第五控制线与外部控制电路连接，所述第三MOSI三极管的基极通过第六控制线与外部控制电路连接。更进一步的技术方案是，所述CLK信号输入端、CLK信号输出端、MOSI信号输入端和MOSI信号输出端均为3.5mmSMA母头座子。采用上述技术方案所产生的有益效果在于：实现起来容易，能够验证SPI总线时序的容限，并验证SPI总线时序在不同的容限下能否正常工作，此方案成本低廉，极具性价比。附图说明图1是本技术的结构示意图；图中：1、CLK信号输入端；2、CLK信号输出端；3、MOSI信号输入端；4、MOSI信号输出端；5、第一CLK三极管；6、第二CLK三极管；7、第三CLK三极管；8、第一CLK连接线；9、第二CLK连接线；10、第三CLK连接线；11、第一控制线；12、第二控制线；13、第三控制线；14、第一MOSI三极管；15、第二MOSI三极管；16、第三MOSI三极管；17、第一MOSI连接线；18、第二MOSI连接线；19、第三MOSI连接线；20、第四控制线；21、第五控制线；22、第六控制线。具体实施方式下面结合附图和实施例对本技术的实施方式作进一步详细描述。以下实施例用于说明本技术，但不能用来限制本技术的范围。如图1所示，一种验证SPI总线时序容限的夹具，用于验证SPI总线时序在不同的容限下能否正常工作，主要用于研发阶段验证SPI中的CLK和MOSI两个信号之间时序关系差异，包括CLK信号输入端1、CLK信号输出端2、MOSI信号输入端3和MOSI信号输出端4，所述CLK信号输入端1分别与第一CLK三极管5、第二CLK三极管6和第三CLK三极管7的集电极相连，所述第一CLK三极管5的发射极通过第一CLK连接线8与CLK信号输出端2连接，所述第二CLK三极管6的发射极通过第二CLK连接线9与CLK信号输出端2连接，所述第三CLK三极管7的发射极通过第三CLK连接线10与CLK信号输出端2连接，所述第一CLK连接线8、第二CLK连接线9和第三CLK连接线10的长度不同，所述第一CLK三极管5的基极通过第一控制线11与外部控制电路连接，所述第二CLK三极管6的基极通过第二控制线12与外部控制电路连接，所述第三CLK三极管7的基极通过第三控制线13与外部控制电路连接，所述MOSI信号输入端3分别与第一MOSI三极管14、第二MOSI三极管15和第三MOSI三极管16的集电极相连，所述第一MOSI三极管14的发射极通过第一MOSI连接线17与MOSI信号输出端4连接，所述第二MOSI三极管15的发射极通过第二MOSI连接线18与MOSI信号输出端4连接，所述第三MOSI三极管16的发射极通过第三MOSI连接线19与MOSI信号输出端4连接，所述第一MOSI连接线17的长度与第一CLK连接线8的长度相同，所述第二MOSI连接线18的长度与第二CLK连接线9的长度相同，所述第三MOSI连接线19的长度与第三CLK连接线10的长度相同，所述第一MOSI三极管14的基极通过第四控制线20与外部控制电路连接，所述第二MOSI三极管15的基极通过第五控制线21与外部控制电路连接，所述第三MOSI三极管16的基极通过第六控制线22与外部控制电路连接。所述CLK信号输入端1、CLK信号输出端2、MOSI信号输入端3和MOSI信号输出端4均为3.5mmSMA母头座子。原理如下：四个3.5mmSMA母头座子，其中CLK信号输入端1和MOSI信号输入端3作为SPI总线CLK、MOSI两路信号的输入，CLK信号输出端2和MOSI信号输出端4作为SPI总线CLK、MOSI两路信号的输出，通过线缆连接到外部DUT的SPI接口上。第一CLK连接线8、第二CLK连接线9和第三CLK连接线10为三种不同长度的传输线，用于连接SPICLK信号的输入和输出，第一MOSI连接线17、第二MOSI连接线18和第三MOSI连接线19为三种不同长度的传输线，用于连接SPIMOSI信号的输入和输出，所述第一MOSI连接线17的长度与第一CLK连接线8的长度相同，所述第二MOSI连接线18的长度与第二CLK连接线9的长度相同，所述第三MOSI连接线19的长度与第三CLK连接线10的长度相同。第一CLK连接线8线长为30000mil，第二CLK连接线9线长为3000mil，第三CLK连接线10线长为60000mil。第一控制线11、第二控制线12和第三控制线13传输第一CLK连接线8、第二CLK连接线9和第三CLK连接线10不同线长切换的控制信号，第四控制线20本文档来自技高网...

【技术保护点】
1.一种验证SPI总线时序容限的夹具，其特征在于：包括CLK信号输入端(1)、CLK信号输出端(2)、MOSI信号输入端(3)和MOSI信号输出端(4)，所述CLK信号输入端(1)分别与第一CLK三极管(5)、第二CLK三极管(6)和第三CLK三极管(7)的集电极相连，所述第一CLK三极管(5)的发射极通过第一CLK连接线(8)与CLK信号输出端(2)连接，所述第二CLK三极管(6)的发射极通过第二CLK连接线(9)与CLK信号输出端(2)连接，所述第三CLK三极管(7)的发射极通过第三CLK连接线(10)与CLK信号输出端(2)连接，所述第一CLK连接线(8)、第二CLK连接线(9)和第三CLK连接线(10)的长度不同，所述第一CLK三极管(5)的基极通过第一控制线(11)与外部控制电路连接，所述第二CLK三极管(6)的基极通过第二控制线(12)与外部控制电路连接，所述第三CLK三极管(7)的基极通过第三控制线(13)与外部控制电路连接，所述MOSI信号输入端(3)分别与第一MOSI三极管(14)、第二MOSI三极管(15)和第三MOSI三极管(16)的集电极相连，所述第一MOSI三极管(14)的发射极通过第一MOSI连接线(17)与MOSI信号输出端(4)连接，所述第二MOSI三极管(15)的发射极通过第二MOSI连接线(18)与MOSI信号输出端(4)连接，所述第三MOSI三极管(16)的发射极通过第三MOSI连接线(19)与MOSI信号输出端(4)连接，所述第一MOSI连接线(17)的长度与第一CLK连接线(8)的长度相同，所述第二MOSI连接线(18)的长度与第二CLK连接线(9)的长度相同，所述第三MOSI连接线(19)的长度与第三CLK连接线(10)的长度相同，所述第一MOSI三极管(14)的基极通过第四控制线(20)与外部控制电路连接，所述第二MOSI三极管(15)的基极通过第五控制线(21)与外部控制电路连接，所述第三MOSI三极管(16)的基极通过第六控制线(22)与外部控制电路连接。/n...

【技术特征摘要】
1.一种验证SPI总线时序容限的夹具，其特征在于：包括CLK信号输入端(1)、CLK信号输出端(2)、MOSI信号输入端(3)和MOSI信号输出端(4)，所述CLK信号输入端(1)分别与第一CLK三极管(5)、第二CLK三极管(6)和第三CLK三极管(7)的集电极相连，所述第一CLK三极管(5)的发射极通过第一CLK连接线(8)与CLK信号输出端(2)连接，所述第二CLK三极管(6)的发射极通过第二CLK连接线(9)与CLK信号输出端(2)连接，所述第三CLK三极管(7)的发射极通过第三CLK连接线(10)与CLK信号输出端(2)连接，所述第一CLK连接线(8)、第二CLK连接线(9)和第三CLK连接线(10)的长度不同，所述第一CLK三极管(5)的基极通过第一控制线(11)与外部控制电路连接，所述第二CLK三极管(6)的基极通过第二控制线(12)与外部控制电路连接，所述第三CLK三极管(7)的基极通过第三控制线(13)与外部控制电路连接，所述MOSI信号输入端(3)分别与第一MOSI三极管(14)、第二MOSI三极管(15)和第三MOSI三极管(16)的集电极相连...

【专利技术属性】
技术研发人员：陈晨，杨成，
申请(专利权)人：太仓市同维电子有限公司，
类型：新型
国别省市：江苏;32