一种基于FPGA的时钟同步系统，涉及视频处理与大屏显示领域。用于根据参考信号实现对时钟信号的同步，包括FPGA处理模块、时钟芯片，外部输入所述参考信号到所述FPGA处理模块，同时所述时钟芯片输入所述时钟信号给所述FPGA处理模块编辑，所述FPGA处理模块计算所述时钟信号与所述参考信号的频率差、相位差，并根据所述频率差、所述相位差信息输出控制信号到所述时钟芯片，用于实现所述参考信号和所述时钟信号同步锁定，最后由所述FPGA处理模块输出同步后的时钟信号；能实时跟踪外部输入的低频率参考时钟，经过FPGA处理能够使设备本地时钟实时跟踪锁定外部输入的参考时钟，视频处理设备同步输出视频，显示端不会存在视频有快有慢和撕裂现象，使视频处理设备应用不受限制。使视频处理设备应用不受限制。使视频处理设备应用不受限制。
【技术实现步骤摘要】
一种基于FPGA的时钟同步系统
[0001]本专利技术涉及视频处理与大屏显示领域，更具体地，涉及一种基于FPGA的时钟同步系统。
技术介绍
[0002]随着拼接处理器和混合矩阵技术的发展，时钟同步处理已经成了拼接处理器和矩阵切换器的硬性指标。
[0003]目前市场的处理设备基本都是基于内部时钟作同步的，采用内部时钟作为处理设备的参考时钟实现视频输出同步，这种时钟同步方法的视频处理设备应用比较局限，时钟同步处理不灵活，在广播行业的应用受限。
技术实现思路
[0004]本专利技术旨在克服上述现有技术的不足，提供一种基于FPGA的时钟同步系统，能实时跟踪外部输入的低频率参考时钟或参考信号，经过FPGA处理能够使设备本地时钟实时跟踪锁定外部输入的参考信号。
[0005]本专利技术采取的技术方案是，
[0006]一种基于FPGA的时钟同步系统，用于根据参考信号实现对时钟信号的同步，包括FPGA处理模块、时钟芯片，外部输入所述参考信号到所述FPGA处理模块，同时所述时钟芯片输入所述时钟信号给所述FPGA处理模块编辑，所述FPGA处理模块计算所述时钟信号与所述参考信号的频率差、相位差，并根据所述频率差、所述相位差信息输出控制信号到所述时钟芯片，用于实现所述参考信号和所述时钟信号同步锁定，最后由所述FPGA处理模块输出同步后的时钟信号。
[0007]本方案只需要简单的外围电路和芯片与FPGA配合即可实现外部时钟同步功能，外部参考时钟输入参考信号Fref给FPGA，可编程VCXO时钟芯片产生的可变中心时钟信号输出给FPGA作处理，FPGA控制可编程VCXO时钟芯片，能实时跟踪外部输入的低频率参考时钟，经过FPGA处理能够使设备本地时钟实时跟踪锁定外部输入的参考时钟，视频处理设备同步输出视频，显示端不会存在视频有快有慢和撕裂现象，使视频处理设备应用不受限制，广泛应用在视频处理与大屏显示行业。
[0008]优选的，所述FPGA模块包括鉴频相器模块，所述鉴频相器模块用于计算所述时钟信号与输入的参考信号之间的频率差和相位差。
[0009]优选的，所述鉴频相器模块在单位时间内用所述时钟信号F去计数累加输入的参考信号Fref，并将所述参数信号Fref的上升沿把累加的值取出来，同一个单位时间内的前后两个计数值相减得出差值T0、T1、T2
…
Tn，所述鉴频相器模块包括所述参考值Tref，Tref＝F/Fref，最后得出所述时钟信号的频率差值信息：ΔTn＝Tn
‑
Tref，根据所述频率差值信息ΔTn将所述时钟信号分频成所述参考信号的频率。
[0010]优选的，所述FPGA模块还包括差值计算判断模块，用于计算判断需要调节的频率
差值信息、相位差值信息与计算累积误差，所述累积误差ΔTc＝ΔT0+ΔT1+
…
+ΔTn。
[0011]优选的，所述FPGA模块包括步进调节控制模块，用于根据所述差值计算判断模块给过来的调节控制信息，生成相应的控制信号。
[0012]优选的，所述差值判断模块在：
[0013]当ΔTc>0或ΔTc<0时，则分别给到步进调节控制模块作出相应的调节，生成控制信号；
[0014]当ΔTc等于0时，所述差值判断模块不生成控制信息。
[0015]优选的，所述步进调节控制模块产生所述时钟芯片的接口时序，把所述调节数据根据时序要求写入所述时钟芯片进行配置，使所述时钟芯片修改所述时钟信号的频率偏移和相位差，输出调整后的时钟信号，使所述时钟信号与所述参考信号实时跟踪锁定。
[0016]优选的，所述时钟芯片为VCXO时钟芯片。
[0017]优选的，还包括D/A转换器，所述FPGA处理模块根据所述频率差、所述相位差信息去实时动态控制所述D/A转换器，用于把数字信号转换成模拟电压信号实时调节所述VCXO时钟芯片。
[0018]本方案中步进调节控制模块同时产生I2S接口时序控制D/A转换器，把调节数据根据时序要求写入D/A转换器，D/A转换器产生模拟电压信号控制VCXO时钟芯片，使VCXO时钟芯片修改可变时钟信号F的频率偏移和相位差，输出调整后的时钟Fo，达到与Fref时钟信号实时跟踪锁定的目的。
[0019]与现有技术相比，本专利技术的有益效果为：
[0020]1)本方案中外部输入Fref参考时钟信号给到FPGA，可编程VCXO时钟芯片输出高倍的可变时钟信号F给到FPGA。FPGA实时计算出Fref参考时钟信号与可变时钟信号F的频率差和相位差，然后利用差值信息去实时动态控制D/A转换器，D/A转换器把数字信号转换成模拟电压信号实时调节可编程VCXO时钟芯片，改变可编程VCXO时钟芯片的频率偏移和相位，从而达到Fref参考时钟与可变时钟信号F跟踪锁定状态，然后FPGA输出同步的Fo时钟信号；
[0021]2)采用FPGA来实现外部时钟同步处理，调节范围广，参考时钟信号Fref从几十Hz的低频信号，到兆级的高频时钟信号都可以兼容。
[0022]3)本专利技术的实现成本较低，在低成本情况下使视频处理设备做到内外时钟同步，大大扩宽了产品的应用范围，增强了处理器的产品性能，丰富产品功能，提高产品竞争力。
附图说明
[0023]图1为本专利技术的一种基于FPGA的时钟同步系统的整体结构图。
[0024]图2为本专利技术的一种基于FPGA的时钟同步系统的FPGA处理模块的结构图。
[0025]图3为本专利技术的一种基于FPGA的时钟同步系统的时序图。
具体实施方式
[0026]本专利技术附图仅用于示例性说明，不能理解为对本专利技术的限制。为了更好说明以下实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
[0027]实施例1
[0028]如图1所示，一种基于FPGA的时钟同步系统，用于根据参考信号实现对时钟信号的同步，包括FPGA处理模块、时钟芯片，外部输入所述参考信号到所述FPGA处理模块，同时所述时钟芯片输入所述时钟信号给所述FPGA处理模块编辑，所述FPGA处理模块计算所述时钟信号与所述参考信号的频率差、相位差，并根据所述频率差、所述相位差信息输出控制信号到所述时钟芯片，用于实现所述参考信号和所述时钟信号同步锁定，最后由所述FPGA处理模块输出同步后的时钟信号。
[0029]本方案只需要简单的外围电路和芯片与FPGA配合即可实现外部时钟同步功能，外部参考时钟输入参考信号Fref给FPGA，可编程VCXO时钟芯片产生的可变中心时钟信号输出给FPGA作处理，FPGA控制可编程VCXO时钟芯片，能实时跟踪外部输入的低频率参考时钟，经过FPGA处理能够使设备本地时钟实时跟踪锁定外部输入的参考时钟，视频处理设备同步输出视频，显示端不会存在视频有快有慢和撕裂现象，使视频处理设备应用不受限制，广泛应用在视频处理与大屏显示行业。
[0本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于FPGA的时钟同步系统，其特征在于，用于根据参考信号实现对时钟信号的同步，包括FPGA处理模块、时钟芯片，外部输入所述参考信号到所述FPGA处理模块，同时所述时钟芯片输入所述时钟信号给所述FPGA处理模块编辑，所述FPGA处理模块计算所述时钟信号与所述参考信号的频率差、相位差，并根据所述频率差、所述相位差信息输出控制信号到所述时钟芯片，用于实现所述参考信号和所述时钟信号同步锁定，最后由所述FPGA处理模块输出同步后的时钟信号。2.根据权利要求1所述的一种基于FPGA的时钟同步系统，其特征在于，所述FPGA模块包括鉴频相器模块，所述鉴频相器模块用于计算所述时钟信号与输入的参考信号之间的频率差和相位差。3.根据权利要求2所述的一种基于FPGA的时钟同步系统，其特征在于，所述鉴频相器模块在单位时间内用所述时钟信号F去计数累加输入的参考信号Fref，并将所述参数信号Fref的上升沿把累加的值取出来，同一个单位时间内的前后两个计数值相减得出差值T0、T1、T2
…
Tn，所述鉴频相器模块包括所述参考值Tref，Tref＝F/Fref，最后得出所述时钟信号的频率差值信息：ΔTn＝Tn
‑
Tref，根据所述频率差值信息ΔTn将所述时钟信号分频成所述参考信号的频率。4.根据权利要求3所述的一种基于FPGA的时钟同步系统，其特征在于，所述FPGA模块还包括差值计算判断模块...
【专利技术属性】
技术研发人员：戴朝龙，
申请(专利权)人：威创集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。