集成电路芯片以及包括集成电路芯片的设备制造技术

本发明专利技术提供了集成电路芯片以及包括集成电路芯片的设备。集成电路芯片包括：第一片上振荡器，用于生成第一振荡器时钟信号，所述第一振荡器时钟信号具有相对准确的频率和相对高程度的抖动；第二片上振荡器，用于生成第二振荡器时钟信号，所述第二振荡器时钟信号具有相对低程度的抖动和相对不准确的频率；以及时钟发生器，用于从所述第一振荡器时钟信号和所述第二振荡器时钟信号生成输出时钟信号，以使得所述输出时钟信号具有所述第二振荡器时钟信号在一个频率范围上的抖动特性和所述第一振荡器时钟信号的频率准确度。振荡器时钟信号的频率准确度。振荡器时钟信号的频率准确度。

【技术实现步骤摘要】
集成电路芯片以及包括集成电路芯片的设备
[0001]本申请为申请日为2012年11月20日、申请号为201280067552.3、名称为“时钟发生器”的专利技术专利申请的分案申请。本申请是针对申请日为2012年11月20日、申请号为201710702456.6、名称为“集成电路、包括集成电路的设备及集成电路芯片”的分案申请提出的。


[0002]本专利技术涉及锁频环，且具体地涉及适于用作集成电路形式的时钟发生器的锁频环。

技术介绍

[0003]使用锁频环(FLL)以作为现存(输入)时钟信号的频率的倍数的一个频率来生成时钟信号是已知的。例如，高频输出时钟为计数器计时。在现存时钟信号的边沿，累计计数被锁存且该计数器被重置。因此，该计数表示输出时钟的频率与现存时钟的频率的比值。从表示理想比值的输入值减去此比值，且由此获得的频率误差信号被馈送给滤波器。该滤波器对频率误差求积分以产生积分误差信号，该积分误差信号被用来驱动数值控制振荡器，而该数值控制振荡器的输出被当作高频输出时钟反馈回来为计数器计时。反馈回来的该输出时钟意味着，如果该输出时钟的频率变得高于理想频率，则生成负频率误差信号，导致输出频率被降低。相反地，如果该输出时钟的频率变得低于理想频率，则生成正频率误差信号，导致输出频率增加。因此，生成的时钟的频率收敛到理想频率。
[0004]这样的锁频环的一个应用是在数字音频信号处理或再现电路系统中，以及在采用这样的电路系统的主机设备中，所述主机设备包含但不限于：便携电子设备、移动电话、个人数字助理、上网本、膝上型电脑、平板电脑、计算机。对于高质量音频再现，重要的是，驱动输出数字
‑
模拟转换器的时钟具有低抖动(尤其是在音频频带之内)以避免噪声、失真或伪音调。伴随输入数据的时钟可能不是高质量的，原因在于质量差的时钟源或沿着传输信道的退化，且用于信号处理的时钟可能需要是数据传输时钟的倍数。
[0005]而且，所生成的时钟必须与进入的数据紧密地同步：任何累积的时钟滑移都会导致丢弃样本或待被处理的数据中的间隙。
[0006]此外，在一些应用中，时钟可以是间歇性的，可能由于数据是以突发方式传输的。或者，当主机设备的模态被改变以服务于不同使用场景以及节省任何不必要的功率消耗时，时钟源可能会改变。然而，在再现的音频中，任何这样的时钟转变均应是不可觉察的。
[0007]同样优选地，对于以集成电路形式实施的经济方式，应该有尽量少的外部组件诸如大的电容器：以数字为主的解决方案是理想的。

技术实现思路

[0008]根据本专利技术的第一方面，提供一种时钟发生器，用于生成输出时钟信号，所述时钟发生器包括：
[0009]第一时钟信号输入，用于接收第一输入时钟信号；
[0010]第一频率比较器，用于基于所述输出时钟信号的频率与所述第一输入时钟信号的频率的比值生成第一频率比较信号；
[0011]第一减法器，用于形成表示在输入的理想频率比值与所述第一频率比较信号之间的差的第一误差信号；
[0012]第一数字滤波器，用于接收所述第一误差信号并且形成经滤波的第一误差信号；
[0013]第二时钟信号输入，用于接收第二输入时钟信号；
[0014]第二频率比较器，用于基于所述输出时钟信号的频率与所述第二输入时钟信号的频率的比值生成第二频率比较信号；
[0015]第二减法器，用于形成表示所述经滤波的第一误差信号与所述第二频率比较信号之间的差的第二误差信号；
[0016]第二数字滤波器，用于接收所述第二误差信号并且形成经滤波的第二误差信号；以及
[0017]数值控制振荡器，用于接收所述经滤波的第二误差信号并且生成所述输出时钟信号。
[0018]根据本专利技术的第二方面，提供一种音频处理集成电路，包括：
[0019]至少一个数字音频接口，用于接收数字音频数据以及伴随的音频数据时钟；
[0020]数字
‑
模拟转换器，用于基于接收的数字音频数据重构模拟音频数据；以及
[0021]根据所述第一方面的时钟发生器，其中所述音频数据时钟作为第一输入时钟信号被提供给所述时钟发生器，以及所述时钟发生器的输出时钟信号被用作所述数字
‑
模拟转换器的时钟。
[0022]根据本专利技术的第三方面，提供一种设备，所述设备含有根据所述第二方面的音频处理集成电路，且还包括：
[0023]通信处理器，用于接收蜂窝呼叫，所述处理器经由数字音频总线被联接到所述至少一个数字音频接口；和/或
[0024]应用处理器，用于从本地存储器获取音频数据，所述处理器经由数字音频总线被联接到所述至少一个数字音频接口；和/或
[0025]无线调制解调器，用于传输和/或接收来自外围设备的音频数据，所述调制解调器经由数字音频总线被联接到所述至少一个数字音频接口。
[0026]根据本专利技术的第四方面，提供一种集成电路，包括：
[0027]根据所述第一方面的时钟发生器；
[0028]第一振荡器，用于生成第一振荡器时钟信号，且被连接到所述时钟发生器的第一时钟信号输入；以及
[0029]第二振荡器，用于生成第二振荡器时钟信号，且被连接到所述时钟发生器的第二时钟信号输入，
[0030]其中所述第一振荡器和第二振荡器被配置，以使得所述第一振荡器时钟信号具有比所述第二振荡器时钟信号更低的抖动，且所述第二时钟信号具有比所述第一振荡器时钟信号更高的频率准确度。
附图说明
[0031]为了更好地理解本专利技术，并且示出如何实施本专利技术，现在将通过示例方式参照附图，在附图中：
[0032]图1是例示根据本专利技术的频率发生器的总体形式的示意图；
[0033]图2更详细地示出如图1中所示出的频率发生器；
[0034]图3是频率曲线图，例示图2的频率发生器的性能；
[0035]图4示出根据本专利技术的第一替代频率发生器；
[0036]图5示出根据本专利技术的第二替代频率发生器；
[0037]图6示出根据本专利技术的第三替代频率发生器；
[0038]图7(a)、7(b)、7(c)、7(d)、7(e)和7(f)更详细地示出根据本专利技术的频率发生器中的数值控制振荡器的可能的形式；
[0039]图8示出包含根据本专利技术的频率发生器的第一系统；
[0040]图9示出图8的系统中的Δ
‑
Σ调制器的第一可能形式；
[0041]图10示出图8的系统中的Δ
‑
Σ调制器的第二可能形式；
[0042]图11示出图8的系统中的Δ
‑
Σ调制器的第三可能形式；
[0043]图12示出第一已知音频处理信道；
[0044]图13示出第二已知音频处理信道；
[0045]图14示出包含根据本专利技术的频率发生器的音频处理信道；
[0046]图15示出包含根据本专利技术的频率发生器的第二系统；
[0047]图1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路芯片，包括：第一片上振荡器，用于生成第一振荡器时钟信号，所述第一振荡器时钟信号具有相对准确的频率和相对高程度的抖动；第二片上振荡器，用于生成第二振荡器时钟信号，所述第二振荡器时钟信号具有相对低程度的抖动和相对不准确的频率；以及时钟发生器，用于从所述第一振荡器时钟信号和所述第二振荡器时钟信号生成输出时钟信号，以使得所述输出时钟信号具有所述第二振荡器时钟信号在一个频率范围上的抖动特性和所述第一振荡器时钟信号的频率准确度。2.根据权利要求1所述的集成电路芯片，其中所述第一片上振荡器是RC振荡器。3.根据权利要求2所述的集成电路芯片，其中所述RC振荡器包括温度稳定电容和零温度系数电阻。4.根据权利要求1所述的集成电路芯片，其中所述第一振荡器的一个或多个组件能够被修整，以获得所述第一振荡器时钟信号的理想频率。5.根据权利要求1所述的集成电路芯片，其中所述第二振荡器是LC型振荡器。6.根据权利要求1所述的集成电路芯片，其中所述第二振荡器是MEMS(微机电系统)型振荡器。7.根据权利要求1所述的集成电路芯片，其中所述第一振荡器时钟信号具有比所述第二振荡器时钟信号更准确的频率，以及其中所述第二振荡器时钟信号具有比所述第一振荡器时钟信号更低程度的抖动。8.根据权利要求1所述的集成电路芯片，还包括：一个输入，用于接收表示所述输出时钟信号和所述第一振荡器时钟信号之间的理想比值。9.根据权利要求8...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：思睿逻辑国际半导体有限公司，
类型：发明
国别省市：