CMOS图像传感器的像素结构制造技术

本发明专利技术提供一种CMOS图像传感器的像素结构，所述图像传感器包括多个阵列排布的像素单元，至少两个相邻像素单元构成子像素单元矩阵，每个子像素单元矩阵共用一组读出电路，在所述子像素单元矩阵的横向一侧和纵向一侧均设置有读出电路的晶体管，所述晶体管包括源跟随晶体管、复位晶体管。本发明专利技术的CMOS图像传感器的像素结构，通过在子像素单元矩阵的横向一侧和纵向一侧均设置有读出电路的晶体管，从而降低了版图设计难度，减少了工艺难度和成本，提高了成像质量，提高了图像传感器的整体性能。能。能。

【技术实现步骤摘要】
CMOS图像传感器的像素结构


[0001]本专利技术涉及一种CMOS图像传感器的像素结构。

技术介绍

[0002]CMOS图像传感器具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点。因此，随着技术发展，CMOS图像传感器越来越多地取代CCD图像传感器应用于各类电子产品中。目前CMOS图像传感器已经广泛应用于静态数码相机、照相手机、数码摄像机、医疗用摄像装置（例如胃镜）、车用摄像装置等。
[0003]图1、图2示出现有技术中常见的CMOS图像传感器的像素结构。
[0004]如图1所示，该图像传感器包括多个阵列排布的像素单元110，至少两个相邻像素单元110构成一个子像素单元矩阵，每个子像素单元矩阵共用一组读出电路，在此示出为四个相邻像素单元110_a、110_b、110_c、110_d构成一个子像素单元矩阵，每个子像素单元矩阵共用一组读出电路，于是四个相邻像素单元110_a、110_b、110_c、110_d及其读出电路构成组合像素单元，图1中示出四个组合像素单元100-A、100-B、100-C、100-D作为示例。
[0005]图1示出为采用4T结构的图像传感器，读出电路包括传输晶体管120、源跟随晶体管150、行选择晶体管140、复位晶体管160，其中，源跟随晶体管150、行选择晶体管140、复位晶体管160均设置于子像素单元矩阵的横向一侧；在图2所示的现有技术的另一实施例中，源跟随晶体管250、行选择晶体管240、复位晶体管260均设置于子像素单元矩阵的纵向一侧。在未示出的采用3T结构的现有技术图像传感器中，读出电路包括传输晶体管、源跟随晶体管、复位晶体管，没有行选择晶体管，其中，源跟随晶体管、复位晶体管均设置于子像素单元矩阵的同一侧，即子像素单元矩阵的横向一侧或纵向一侧。无论采用3T或4T结构，现有技术的图像传感器的像素结构中，读出电路的源跟随晶体管、行选择晶体管（若有）、复位晶体管设置于子像素单元矩阵的同一侧。
[0006]随着便携式电子设备的发展，CMOS图像传感器的像素尺寸不断减小，像素单元及读出电路之间的间隙也在不断缩小，相应的，读出电路中的晶体管尺寸缩小和晶体管之间的距离缩小，不仅影响图像质量，而且增加的工艺难度和成本。此外，对于需要较多晶体管的结构，例如双增益转换的结构，还需要增加双增益转换（DCG）晶体管，版图设计的难度就变得异常困难，甚至无法完成。

技术实现思路

[0007]本专利技术的目的在于提供一种CMOS图像传感器的像素结构，降低版图设计难度，减少工艺难度和成本，提高成像质量，提高图像传感器的整体性能。
[0008]基于以上考虑，本专利技术提供一种CMOS图像传感器的像素结构，所述图像传感器包括多个阵列排布的像素单元，至少两个相邻像素单元构成子像素单元矩阵，每个子像素单元矩阵共用一组读出电路，在所述子像素单元矩阵的横向一侧和纵向一侧均设置有读出电路的晶体管，所述晶体管包括源跟随晶体管、复位晶体管。
[0009]优选的，所述源跟随晶体管位于所述子像素单元矩阵的横向一侧，所述复位晶体管位于所述子像素单元矩阵的纵向一侧，或者所述源跟随晶体管位于所述子像素单元矩阵的纵向一侧，所述复位晶体管位于所述子像素单元矩阵的横向一侧。
[0010]优选的，所述至少两个相邻像素单元及其读出电路构成组合像素单元，所述组合像素单元的最长边小于等于4微米。
[0011]优选的，所述读出电路的晶体管还包括行选择晶体管。
[0012]优选的，所述源跟随晶体管和行选择晶体管位于所述子像素单元矩阵的横向一侧，所述复位晶体管位于所述子像素单元矩阵的纵向一侧，或者所述源跟随晶体管和行选择晶体管位于所述子像素单元矩阵的纵向一侧，所述复位晶体管位于所述子像素单元矩阵的横向一侧。
[0013]优选的，所述读出电路的晶体管还包括双增益转换晶体管。
[0014]优选的，所述源跟随晶体管和复位晶体管位于所述子像素单元矩阵的横向一侧，所述双增益转换晶体管位于所述子像素单元矩阵的纵向一侧，或者所述源跟随晶体管和复位晶体管位于所述子像素单元矩阵的纵向一侧，所述双增益转换晶体管位于所述子像素单元矩阵的横向一侧。
[0015]优选的，所述源跟随晶体管位于所述子像素单元矩阵的横向一侧，所述复位晶体管和双增益转换晶体管位于所述子像素单元矩阵的纵向一侧，或者所述源跟随晶体管位于所述子像素单元矩阵的纵向一侧，所述复位晶体管和双增益转换晶体管位于所述子像素单元矩阵的横向一侧。
[0016]本专利技术的CMOS图像传感器的像素结构，通过在子像素单元矩阵的横向一侧和纵向一侧均设置有读出电路的晶体管，从而降低了版图设计难度，减少了工艺难度和成本，提高了成像质量，提高了图像传感器的整体性能。
附图说明
[0017]通过参照附图阅读以下所作的对非限制性实施例的详细描述，本专利技术的其它特征、目的和优点将会变得更明显。
[0018]图1-图2为现有技术CMOS图像传感器的像素结构的示意图；图3为根据本专利技术一个实施例的CMOS图像传感器的像素结构的示意图；图4为根据本专利技术另一实施例的CMOS图像传感器的像素结构的示意图；图5为沿图3中A-A线的剖视图。
[0019]在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置（模块）或步骤。
具体实施方式
[0020]为解决上述现有技术中的问题，本专利技术提供一种CMOS图像传感器的像素结构，通过在子像素单元矩阵的横向一侧和纵向一侧均设置有读出电路的晶体管，从而降低了版图设计难度，减少了工艺难度和成本，提高了成像质量，提高了图像传感器的整体性能。
[0021]在以下优选的实施例的具体描述中，将参考构成本专利技术一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本专利技术的特定的实施例。示例的实施例并不旨在
穷尽根据本专利技术的所有实施例。可以理解，在不偏离本专利技术的范围的前提下，可以利用其他实施例，也可以进行结构性或者逻辑性的修改。因此，以下的具体描述并非限制性的，且本专利技术的范围由所附的权利要求所限定。
[0022]图3、图4示出本专利技术CMOS图像传感器的像素结构的优选实施例。
[0023]如图3所示，该图像传感器包括多个阵列排布的像素单元310，至少两个相邻像素单元310构成一个子像素单元矩阵，每个子像素单元矩阵共用一组读出电路，在此示出为四个相邻像素单元构成一个子像素单元矩阵，每个子像素单元矩阵共用一组读出电路，于是四个相邻像素单元及其读出电路构成组合像素单元，图3中示出四个组合像素单元300-A、300-B、300-C、300-D作为示例。图3示出为采用4T结构的图像传感器，读出电路包括传输晶体管320、源跟随晶体管350、行选择晶体管340、复位晶体管360，其中，源跟随晶体管350、行选择晶体管340设置于子像素单元矩阵的横向一侧，复位晶体管360设置于子像素单元矩阵的纵向一侧。
[0024]如图4所示，该图像传感器包括多个阵列排布的感光二极管4本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CMOS图像传感器的像素结构，其特征在于，所述图像传感器包括多个阵列排布的像素单元，至少两个相邻像素单元构成子像素单元矩阵，每个子像素单元矩阵共用一组读出电路，在所述子像素单元矩阵的横向一侧和纵向一侧均设置有读出电路的晶体管，所述晶体管包括源跟随晶体管、复位晶体管。2.如权利要求1所述的CMOS图像传感器的像素结构，其特征在于，所述源跟随晶体管位于所述子像素单元矩阵的横向一侧，所述复位晶体管位于所述子像素单元矩阵的纵向一侧，或者所述源跟随晶体管位于所述子像素单元矩阵的纵向一侧，所述复位晶体管位于所述子像素单元矩阵的横向一侧。3.如权利要求1或2所述的CMOS图像传感器的像素结构，其特征在于，所述至少两个相邻像素单元及其读出电路构成组合像素单元，所述组合像素单元的最长边小于等于4微米。4.如权利要求1或2所述的CMOS图像传感器的像素结构，其特征在于，所述读出电路的晶体管还包括行选择晶体管。5.如权利要求4所述的CMOS图像传感器的像素结构，其特征在于，所述源跟随晶体管和行选择晶体管位于所述...

【专利技术属性】
技术研发人员：李杰，
申请(专利权)人：格科微电子上海有限公司，
类型：发明
国别省市：