一种SCE-MI协议桥及仿真系统技术方案

本发明专利技术公开了一种SCE‑MI协议桥及系统，所述SCE‑MI协议桥包括设置于硬件侧的数据转换模块、并行总线、多个通道数据收发控制模块、多个数据FIFO通道和设置于软件侧的协议驱动模块、多个通道数据块、多个数据收发模块、多个通道数据队列，所述协议驱动模块与所述数据转换模块相连接。本发明专利技术的SCE‑MI协议桥具有带宽高、延迟小、端口数可动态配置的优点。

【技术实现步骤摘要】
一种SCE-MI协议桥及仿真系统
本专利技术涉及芯片设计领域，尤其涉及一种SCE-MI协议桥及仿真系统。
技术介绍
由于芯片规模越来越庞大，芯片验证所花费的时间越来越长，甚至超过了芯片开发的70%的时间，其中的一个重要原因是仿真速度太慢了。使用最快的服务器在一些大规模芯片一次仿真甚至需要超过一个月的时间，因此，急需一些方法提高仿真速度。一种方法是使用软硬件联合仿真加速器（Emulator），其将芯片代码放在硬件上运行，仿真代码运行在服务器。而软件与硬件之间的通讯目前存在的标准是SCE-MI协议，但是该协议只定义了用户接口，而具体实现方法并没有说明，导致了软硬件联合仿真通讯困难。为解决上述技术问题，在中国专利CN201610520860.7中，通过设计一种路由ID去实现路由，所有数据的传输都通过物理通道PCIe或者以太网进行传输，由于路由信息会占用较多总线带宽，会导致在数据包比较小时，有效带宽较小，同时由于处理路由信息会消耗一定的时钟周期，因此延时也会更大，可见该方案延迟大，带宽小；同时该方案的数据传输都是软件主动读取或写入硬件，由于CPU处理一个数据需要花费很多机器周期以及CPU需要处理很多任务，因此传输速度会比较慢。
技术实现思路
本专利技术的目的是针对现有技术的软硬件联合仿真通讯时延迟大，带宽小的技术问题，本专利技术提出一种带宽高且延迟小的SCE-MI协议桥及仿真系统。本专利技术实施例中，提供了一种SCE-MI协议桥，其包括设置于硬件侧的数据转换模块、并行总线、多个通道数据收发控制模块、多个数据FIFO通道和设置于软件侧的协议驱动模块、多个通道数据块、多个数据收发模块、多个通道数据队列，所述数据FIFO通道与所述通道数据收发控制模块一一对应连接，所述通道数据收发控制模块与所述并行总线相连接，所述并行总线和所述数据转换模块相连接，所述协议驱动模块与所述多个通道数据块相连接，每两个所述通道数据块与一个所述数据收发模块相连接，所述数据收发模块与所述通道数据队列一一对应连接，所述协议驱动模块与所述数据转换模块相连接。本专利技术实施例中，所述的SCE-MI协议桥，还包括与所述协议驱动模块相连接的中断处理模块。本专利技术实施例中，所述的SCE-MI协议桥，还包括与所述协议驱动模块相连接的数据长度与控制字发送模块。本专利技术实施例中，所述的SCE-MI协议桥，还包括与所述协议驱动模块相连接的数据长度与控制字存储模块。本专利技术实施例中，所述的SCE-MI协议桥，还包括与所述并行总线相连接的控制与状态寄存器。本专利技术实施例中，所述并行总线采用AXI、AHB、APB或Avalon总线。本专利技术实施例中，所述协议驱动模块采用PCIe驱动模块，所述并行总线采用Avalon总线，所述数据转换模块用于实现PCIe数据和Avalon数据的转换。本专利技术实施例中，所述数据转换模块进行数据转换时，将Avalon数据的地址直接转换为PCIeTLP数据包的地址，将Avalon数据直接转换为PCIeTLP数据包的数据。本专利技术实施例中，所述Avalon总线采用多个具有4个从端口和1个主端口的Avalon开关级联来实现。本专利技术实施例中，还提供了一种仿真系统，其包括SCE-MI协议桥、位于软件侧的虚拟验证平台、事务收发器、位于软件侧的被测试模块、事务收发代理模块，在硬件侧，所述被测试模块通过所述事务收发器与所述SCE-MI协议桥相连接，在软件侧，所述虚拟验证平台通过所述事务收发代理模块与所述SCE-MI协议桥相连接。与现有技术相比较，本专利技术的仿真系统具有如下优点：1、高带宽，使用多种提高带宽的技术，路由信息与PCIeTLP数据包地址共用，不用额外路由信息；使用FIFO收集和存储信息，可以进行突发数据传输；每个通道使用两个通道存储块，可以实现数据连续传输等；2、低延时，本专利技术的数据、中断、控制字由硬件发送到软件侧的数据长度与控制字模块，而不是软件读取PCIe设备，减少了延迟；3、端口数可灵活动态配置，设计了流水线式的AvalonSwitch，端口数可以任意配置，同时也不会减少硬件运行频率，数据通道与通道处理少部分关联，大部分是没有关联，因此方便复制端口各个模块，可以制作脚本或软件自动产生通道。附图说明图1是现有技术的仿真系统的结构示意图。图2是本专利技术实施例的仿真系统的结构示意图。图3是PCIe协议层次结构图。图4和图5是PCIeTLP数据包的格式图。图6是TLP数据包的Header数据格式图。具体实施方式如图2所示，本专利技术的仿真系统包括位于软件侧的虚拟验证平台(TestBench)、位于软件侧的被测试模块（DUT）以及用于在所述虚拟验证平台和所述被测试模块之间进行数据交互的SCE-MI协议桥。在硬件侧，被测试模块通过事务收发器与所述SCE-MI协议桥相连接。在软件侧，虚拟验证平台通过事务收发代理模块与所述SCE-MI协议桥相连接。所述SCE-MI协议桥包括设置于硬件侧的数据转换模块、并行总线、通道数据收发控制模块（DMA）、数据FIFO通道、控制与状态寄存器和设置于软件侧的协议驱动模块、数据长度与控制字存储块、通道数据块、中断处理模块、数据长度与控制字发送模块、数据收发模块、通道数据队列。需要说明的是，所述软件侧与所述硬件侧可以通过PCIe协议进行通信，也可以使用其他通信协议如以太网协议、RapidIO协议。所述并行总线可采用AXI、AHB、APB或Avalon或者自定义的总线。考虑到系统的延时以及PC或服务器存在的通用接口问题，在本实施例中，采用PCIe协议进行通信，从而有更低的延时与更好的通用性，并且在硬件侧，所述SCE-MI协议桥的并行总线采用Avalon总线，在所述软件侧与所述硬件侧可以通过PCIe协议进行通信时，所述数据转换模块用于实现PCIe数据和Avalon数据的转换。图3是PCIe协议层次结构，本专利技术的路由信息加载在事务层（Transaction）；在事务层（Transaction）中，TLP数据包的格式如图4及图5，这里利用TLP数据包的Header包含的地址信息作为SCE-MI的路由信息，而不是将路由信息加载在TLP的Data上，因此不会添加额外的无效带宽。TLP数据包的Header的数据格式如图6所示。下面以硬件侧传输数据到软件侧为例，对本专利技术的仿真系统的数据传输流程进行说明，所述数据传输流程具体包括如下步骤：在硬件侧：1、被测试模块（DUT）产生包含一定协议时序的数据。2、事务收发器模块将被测试模块的有协议时序的数据转换为SCE-MI事务。3、数据FIFO通道将SCE-MI事务数据保存，可以保存多个事务。4、通道数据收发控制模块将数据FIFO通道保存的数据写入特定软件侧地址空间，该地址由软件侧的数据收发模块初始化时配置，由于SCE-MI的数据会先存入数据FIFO通道，因此可以使用突发传输，即一次可以连续的传输本文档来自技高网...

【技术保护点】
1.一种SCE-MI协议桥，其特征在于,包括设置于硬件侧的数据转换模块、并行总线、多个通道数据收发控制模块、多个数据FIFO通道和设置于软件侧的协议驱动模块、多个通道数据块、多个数据收发模块、多个通道数据队列，所述数据FIFO通道与所述通道数据收发控制模块一一对应连接，所述通道数据收发控制模块与所述并行总线相连接，所述并行总线和所述数据转换模块相连接，所述协议驱动模块与所述多个通道数据块相连接，每两个所述通道数据块与一个所述数据收发模块相连接，所述数据收发模块与所述通道数据队列一一对应连接，所述协议驱动模块与所述数据转换模块相连接。/n

【技术特征摘要】
1.一种SCE-MI协议桥，其特征在于,包括设置于硬件侧的数据转换模块、并行总线、多个通道数据收发控制模块、多个数据FIFO通道和设置于软件侧的协议驱动模块、多个通道数据块、多个数据收发模块、多个通道数据队列，所述数据FIFO通道与所述通道数据收发控制模块一一对应连接，所述通道数据收发控制模块与所述并行总线相连接，所述并行总线和所述数据转换模块相连接，所述协议驱动模块与所述多个通道数据块相连接，每两个所述通道数据块与一个所述数据收发模块相连接，所述数据收发模块与所述通道数据队列一一对应连接，所述协议驱动模块与所述数据转换模块相连接。


2.如权利要求1所述的SCE-MI协议桥，其特征在于，还包括与所述协议驱动模块相连接的中断处理模块。


3.如权利要求1所述的SCE-MI协议桥，其特征在于，还包括与所述协议驱动模块相连接的数据长度与控制字发送模块。


4.如权利要求1所述的SCE-MI协议桥，其特征在于，还包括与所述协议驱动模块相连接的数据长度与控制字存储模块。


5.如权利要求1所述的SCE-MI协议桥，其特征在于，还包括与所述并行总线相连接的控制与状态寄存器。


6.如权利...

【专利技术属性】
技术研发人员：凌长师，魏鹏远，陈麒，黄国勇，
申请(专利权)人：国微集团深圳有限公司，
类型：发明
国别省市：广东;44