一种毫秒级精度计时装置制造方法及图纸

本实用新型专利技术公开了一种毫秒级精度计时装置，包括：启动／停止计时单元（１）和具有跑表硬件的芯片（６），具有跑表硬件的芯片（６）包括１／１００秒频率计数的跑表时钟计数寄存器（３），与跑表时钟计数寄存器（３）相连并对跑表时钟计数寄存器（３）进行同步启动的实时时钟状态寄存器（２），启动／停止计时单元（１）与实时时钟状态寄存器（２）相连并启动／停止实时时钟状态寄存器（２），其所述具有跑表硬件的芯片进一步包括：按１／１０００秒频率计数的告警溢出值为１０的周期中断告警寄存器（４）。按照本实用新型专利技术所述装置，能够实现高精度的毫秒级精度计时。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种计时装置，具体地说，是涉及一种毫秒级精度计时装置。
技术介绍
现有的计时装置，如体育赛事中经常用到的跑表，精度一般在10毫秒的精度级。这些常见的基于毫秒级的计时工具，一般是通过软件添加这个毫秒的纪录，导致较低的准确性。另外，还有些秒表纪录工具中的毫秒位就是简单的从0-9进行循环，也只是单纯从表面纪录上表示纪录的位数为毫秒位，但根本没有达到毫秒级的精度要求。但在一些要求比较高的重大赛事中，更高精度的时间纪录是增加比赛看点和确保赛事公平性的一个重要因素。因此，如何提供一种毫秒级精度的计时装置，成为一种亟待解决的技术问题。
技术实现思路
本技术所解决的技术问题是提供一种毫秒级精度计时装置，来实现高精度的毫秒级精度计时。为解决上述技术问题，本技术提供方案如下一种毫秒级精度计时装置，包括启动/停止计时单元和具有跑表硬件的芯片，具有跑表硬件的芯片包括1/100秒频率计数的跑表时钟计数寄存器，与跑表时钟计数寄存器相连并对跑表时钟计数寄存器进行同步启动的实时时钟状态寄存器，启动/停止计时单元与实时时钟状态寄存器相连并启动/停止实时时钟状态寄存器，其所述具有跑表硬件的芯片进一步包括按1/1000秒频率计数的告警溢出值为10的周期中断告警寄存器，该周期中断告警寄存器与实时时钟状态寄存器相连，对该周期中断告警寄存器进行同步启动。本技术所述的装置，其还包括与周期中断告警寄存器、跑表时钟计数寄存器相连并显示周期中断告警寄存器、跑表时钟计数寄存器输出的计数值的显示单元。实现了毫秒级精度计时，避免了软件实现时由于判断时延带来的误差，保证了计时的精确性。从而使得所述计时装置实现了真正意义上的毫秒级精确度。本技术所要解决的技术问题、技术方案要点及有益效果，将结合实施例，参照附图作进一步的说明。附图说明图1为本技术所述装置实施例的结构图。具体实施方式如图1所示，为本技术所述装置实施例的机构图。本技术所述的毫秒级精度计时装置，如跑表，包括启动/停止计时单元1、具有跑表硬件的芯片6和显示单元5，具有跑表硬件的芯片6包括，按1/100秒频率计数的跑表时钟计数寄存器3、按1/1000秒频率计数的周期中断告警寄存器4，与周期中断告警寄存器4、跑表时钟计数寄存器3相连并对周期中断告警寄存器4、跑表时钟计数寄存器3进行同步启动的实时时钟状态寄存器2，启动/停止计时单元1与实时时钟状态寄存器2相连并启动/停止实时时钟状态寄存器2，显示单元5与周期中断告警寄存器4、跑表时钟计数寄存器3相连并显示周期中断告警寄存器4、跑表时钟计数寄存器3输出的计数值；其中，周期中断告警寄存器4的告警溢出值为10。跑表时钟计数寄存器3中计数值的在显示单元5的显示输出为hh:mm:ss，其中，hh表示小时，mm表示分钟，ss表示秒。周期中断告警寄存器4中的计数在显示单元5的显示输出为xxy，表示毫秒。本技术可以利用Intel Bulverde芯片提供的跑表硬件实现。即，IntelBulverde芯片提供的实时时钟状态寄存器、周期中断告警寄存器、跑表时钟计数寄存器来实现，可以达到同样的效果。首先，在根据用户请求，启动RTC状态寄存器(实时时钟状态寄存器)同步启动Stopwatch时钟计数寄存器(跑表时钟计数寄存器)以1/100秒频率计数，Periodic Interrupt时钟计数寄存器(周期中断告警寄存器)1/1000秒频率进行计数，当Periodic Interrupt时钟计数寄存器计数值到达10时，Stopwatch时钟计数寄存器的计数值会累加1，由于Periodic Interrupt时钟计数寄存器的告警值设置为10，则此时Periodic Interrupt时钟计数寄存器会复位为0，重新开始计数。这样就达到了计数毫秒位满10进位复0的效果，通过硬件来实现这个功能，避免了由于软件判断的时延带来的误差，保证了计时的精确性。本技术所述的一种毫秒级精度计时装置，并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本技术之领域，对于熟悉本领域的人员而言可容易地实现另外的优点和进行修改，因此在不背离权利要求及等同范围所限定的一般概念的精神和范围的情况下，本技术并不限于特定的细节、代表性的设备和这里示出与描述的图示示例。权利要求1.一种毫秒级精度计时装置，包括启动/停止计时单元(1)和具有跑表硬件的芯片(6)，其中，具有跑表硬件的芯片(6)包括1/100秒频率计数的跑表时钟计数寄存器(3)，与跑表时钟计数寄存器(3)相连并对跑表时钟计数寄存器(3)进行同步启动的实时时钟状态寄存器(2)，启动/停止计时单元(1)与实时时钟状态寄存器(2)相连并启动/停止实时时钟状态寄存器(2)，其特征在于所述具有跑表硬件的芯片(6)进一步包括按1/1000秒频率计数的告警溢出值为10的周期中断告警寄存器(4)，该周期中断告警寄存器(4)与实时时钟状态寄存器(3)相连，对该周期中断告警寄存器(4)进行同步启动。2.根据权利要求1所述的装置，其特征在于还包括与周期中断告警寄存器(4)、跑表时钟计数寄存器(3)相连并显示周期中断告警寄存器(4)、跑表时钟计数寄存器(3)输出的计数值的显示单元(5)。专利摘要本技术公开了一种毫秒级精度计时装置，包括启动/停止计时单元(1)和具有跑表硬件的芯片(6)，具有跑表硬件的芯片(6)包括1/100秒频率计数的跑表时钟计数寄存器(3)，与跑表时钟计数寄存器(3)相连并对跑表时钟计数寄存器(3)进行同步启动的实时时钟状态寄存器(2)，启动/停止计时单元(1)与实时时钟状态寄存器(2)相连并启动/停止实时时钟状态寄存器(2)，其所述具有跑表硬件的芯片进一步包括按1/1000秒频率计数的告警溢出值为10的周期中断告警寄存器(4)。按照本技术所述装置，能够实现高精度的毫秒级精度计时。文档编号G04F10/04GK2867407SQ20052013252公开日2007年2月7日 申请日期2005年11月10日 优先权日2005年11月10日专利技术者陈夕华 申请人:中兴通讯股份有限公司本文档来自技高网...

【技术保护点】
一种毫秒级精度计时装置，包括启动／停止计时单元（１）和具有跑表硬件的芯片（６），其中，具有跑表硬件的芯片（６）包括１／１００秒频率计数的跑表时钟计数寄存器（３），与跑表时钟计数寄存器（３）相连并对跑表时钟计数寄存器（３）进行同步启动的实时时钟状态寄存器（２），启动／停止计时单元（１）与实时时钟状态寄存器（２）相连并启动／停止实时时钟状态寄存器（２），其特征在于：所述具有跑表硬件的芯片（６）进一步包括：按１／１０００秒频率计数的告警溢出值为１０的周期中断告警寄存器（４），该周期中断告警寄存器（４）与实时时钟状态寄存器（３）相连，对该周期中断告警寄存器（４）进行同步启动。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈夕华，
申请(专利权)人：中兴通讯股份有限公司，
类型：实用新型
国别省市：94[中国|深圳]