芯片、数据搬移方法和电子设备技术

本申请提出一种芯片、数据搬移方法和电子设备。其中，上述芯片可以包括，至少一处理内核和至少一存储器分区。其中，上述存储器分区包括高速缓存系统、内存系统，以及直接存储器访问控制器DMA。上述DMA，与上述高速缓存系统以及上述内存系统分别连接，用于进行上述存储器分区内部的不同存储空间之间的数据搬移。

【技术实现步骤摘要】
芯片、数据搬移方法和电子设备
本申请涉及计算机技术，具体涉及一种芯片、数据搬移方法和电子设备。
技术介绍
随着计算机技术的快速发展，各类芯片的运算能力逐步提升。而芯片运算能力的提升，要求较高的数据搬移效率。在相关技术中，当芯片内部的存储器分区中需要进行第一存储空间与第二存储空间之间的数据搬移时，处理内核需要先将数据从第一存储空间中读出，并存储在该处理内核内。然后，该处理内核再将存储的该数据读出并写入第二存储空间中。可见，在相关技术中，存储器分区内部的不同存储空间之间进行数据搬移需要经过处理内核，数据搬移效率较低。
技术实现思路
有鉴于此，本申请公开一种芯片，上述芯片包括：至少一处理内核和至少一存储器分区；其中，上述存储器分区包括高速缓存系统、内存系统，以及直接存储器访问控制器DMA；上述DMA，与上述高速缓存系统以及上述内存系统分别连接，用于进行上述存储器分区内部的不同存储空间之间的数据搬移。在示出的一实施例中，上述至少一处理内核中的第一处理内核与上述至少一存储器分区的第一存储器分区中的上述DMA连接；上述至少一处理内核中的第一处理内核用于向第一存储器分区中的DMA发送数据搬移指令，其中，上述至少一存储器分区包括上述第一存储器分区；上述第一存储器分区中的DMA，用于基于上述数据搬移指令，进行上述第一存储器分区中的不同存储空间之间的数据搬移。在示出的一实施例中，上述高速缓存系统包括多级高速缓存，其中，上述多级高速缓存中的最后一级高速缓存的至少一部分存储空间被配置为便笺存储器SPM；上述DMA用于进行上述最后一级高速缓存中被配置为SPM的存储空间与上述内存系统之间的数据搬移。在示出的一实施例中，上述高速缓存系统的最后一级高速缓存支持三种工作模式，其中，在第一工作模式中，上述最后一级高速缓存的全部存储空间被配置为缓存器CACHE，在第二工作模式中，上述最后一级高速缓存的全部存储空间被配置为SPM，在第三工作模式中，上述最后一级高速缓存的一部分存储空间被配置为CACHE，另一部分存储空间被配置为SPM。在示出的一实施例中，上述存储器分区还包括模式配置器，用于基于用户配置信息，配置上述高速缓存系统中的最后一级高速缓存的工作模式。在示出的一实施例中，上述芯片的至少一处理内核与上述至少一存储器分区中的DMA通过主片上网络互相访问；和/或，上述DMA、上述高速缓存系统以及上述内存系统之间通过子片上网络互相访问。在示出的一实施例中，上述存储器分区内部的不同存储空间之间的数据搬移包括下列中的至少一种：上述高速缓存系统的最后一级高速缓存内的不同存储空间之间的数据搬移；上述内存系统内的不同存储空间之间的数据搬移；上述高速缓存系统的最后一级高速缓存内的存储空间与上述内存系统内的存储空间之间的数据搬移。在示出的一实施例中，上述芯片包括的至少一存储器分区采用统一内存访问。在示出的一实施例中，上述处理内核，用于向上述至少一存储器分区中的至少一个DMA广播数据搬移指令。在示出的一实施例中，上述数据搬移指令包括：数据搬移类型、数据长度、源存储地址、以及目的存储地址。在示出的一实施例中，上述数据搬移指令包括第一字段、第二字段、第三字段以及第四字段；其中，上述第一字段用于指示调用类型和数据长度；述第二字段用于指示源存储地址的低地址；上述第三字段用于指示上述源存储地址的高地址以及目的存储地址的高地址；上述第四字段用于指示上述目的存储地址的低地址。在示出的一实施例中，上述DMA用于：从上述存储器分区内的第一存储空间读取数据，并将读取到的数据写入上述存储器分区内的第二存储空间。在示出的一实施例中，上述内存系统为HBM高带宽存储器。本申请还提出一种数据搬移方法，应用于芯片；上述芯片包括至少一处理内核和至少一存储器分区，上述存储器分区包括高速缓存系统、内存系统，以及与直接存储器访问控制器DMA；上述方法包括：上述处理内核向上述DMA发送数据搬移指令；上述DMA基于上述数据搬移指令，进行上述存储器分区内部的不同存储空间之间的数据搬移。在示出的一实施例中，上述DMA基于上述数据搬移指令，进行上述存储器分区内部的不同存储空间之间的数据搬移，包括：上述第一存储器分区中的DMA，基于上述数据搬移指令，进行上述第一存储器分区中的不同存储空间之间的数据搬移。在示出的一实施例中，上述高速缓存系统包括多级高速缓存，其中，上述多级高速缓存中的最后一级高速缓存的至少一部分存储空间被配置为便笺存储器SPM；上述DMA基于上述数据搬移指令，进行上述存储器分区内部的不同存储空间之间的数据搬移，包括：上述DMA基于上述数据搬移指令，进行上述最后一级高速缓存中被配置为SPM的存储空间与上述内存系统之间的数据搬移。在示出的一实施例中，上述高速缓存系统的最后一级高速缓存支持三种工作模式，其中，在第一工作模式中，上述最后一级高速缓存的全部存储空间被配置为缓存器CACHE，在第二工作模式中，上述最后一级高速缓存的全部存储空间被配置为SPM，在第三工作模式中，上述最后一级高速缓存的一部分存储空间被配置为CACHE，另一部分存储空间被配置为SPM。在示出的一实施例中，上述存储器分区还包括模式配置器；上述方法还包括：基于用户配置信息，通过上述模式配置器，配置上述高速缓存系统中的最后一级高速缓存的工作模式。在示出的一实施例中，上述芯片的至少一处理内核与上述至少一存储器分区中的DMA通过主片上网络互相访问；和/或，上述DMA、上述高速缓存系统以及上述内存系统之间通过子片上网络互相访问。在示出的一实施例中，上述存储器分区内部的不同存储空间之间的数据搬移包括下列中的至少一种：上述高速缓存系统的最后一级高速缓存内的不同存储空间之间的数据搬移；上述内存系统内的不同存储空间之间的数据搬移；上述高速缓存系统的最后一级高速缓存内的存储空间与上述内存系统内的存储空间之间的数据搬移。在示出的一实施例中，上述芯片包括的至少一存储器分区采用统一内存访问。在示出的一实施例中，上述芯片包括的至少一存储器分区为多个存储器分区，上述多个存储器分区均采用统一内存访问；上述处理内核向上述DMA发送数据搬移指令，包括：上述处理内核向上述至少一存储器分区中的至少一个DMA广播数据搬移指令。在示出的一实施例中，上述数据搬移指令包括：数据搬移类型、数据长度、源存储地址、以及目的存储地址。在示出的一实施例中，上述数据搬移指令包括第一字段、第二字段、第三字段以及第四字段；其中，上述第一字段用于指示调用类型和数据长度；上述第二字段用于指示源存储地址的低地址；上述第三字段用于指示上述源存储地址的高地址以及目的存储地址的高地址；上述第四字段用于指示上述目的存储地址的低地址。在示出的一实施例中，上述DMA基于上述数据搬移指令，进行上述存储器分区内部的不同存储空间之间的数据搬移，包括：上述DMA基于上述数据搬移指令，从上述存储器分区内的第一存储空间读取数据，并将读取到的数据写入本文档来自技高网...

【技术保护点】
1.一种芯片，其特征在于，所述芯片包括：/n至少一处理内核和至少一存储器分区；/n其中，所述存储器分区包括高速缓存系统、内存系统，以及直接存储器访问控制器DMA；/n所述DMA，与所述高速缓存系统以及所述内存系统分别连接，用于进行所述存储器分区内部的不同存储空间之间的数据搬移。/n

【技术特征摘要】
1.一种芯片，其特征在于，所述芯片包括：
至少一处理内核和至少一存储器分区；
其中，所述存储器分区包括高速缓存系统、内存系统，以及直接存储器访问控制器DMA；
所述DMA，与所述高速缓存系统以及所述内存系统分别连接，用于进行所述存储器分区内部的不同存储空间之间的数据搬移。


2.根据权利要求1所述的芯片，其特征在于，所述至少一处理内核中的第一处理内核与所述至少一存储器分区的第一存储器分区中的所述DMA连接；
所述至少一处理内核中的第一处理内核用于向第一存储器分区中的DMA发送数据搬移指令，其中，所述至少一存储器分区包括所述第一存储器分区；
所述第一存储器分区中的DMA，用于基于所述数据搬移指令，进行所述第一存储器分区中的不同存储空间之间的数据搬移。


3.根据权利要求1或2所述的芯片，其特征在于，所述高速缓存系统包括多级高速缓存，其中，所述多级高速缓存中的最后一级高速缓存的至少一部分存储空间被配置为便笺存储器SPM；
所述DMA用于进行所述最后一级高速缓存中被配置为SPM的存储空间与所述内存系统之间的数据搬移。


4.根据权利要求1至3中任一项所述的芯片，其特征在于，所述高速缓存系统的最后一级高速缓存支持三种工作模式，其中，在第一工作模式中，所述最后一级高速缓存的全部存储空间被配置为缓存器CACHE，在第二工作模式中，所述最后一级高速缓存的全部存储空间被配置为SPM，在第三工作模式中，所述最后一级高速缓存的一部分存储空间被配置为CACHE，另一部分存储空间被配置为SPM。


5.根据权利要求4所述的芯片，其特征在于，所述存储器分区还包括模式配置器，用于基于用户配置信息，配置所述高速缓存系统中的最后一级高速缓存的工作模式。


6.根据权利要求1至5中任一项所述的芯片，其特征在于，所述芯片的至少一处理内核与所述至少一存储器分区中的DMA通过主片上网络互相访问；
和/或，所述DMA、所述高速缓存系统以及所述内存系统之间通过子片上网络互相访问。


7.根据权利要求1至6中任一项所述的芯片，其特征在于，所述存储器分区内部的不同存储空间之间的数据搬移包括下列中的至少一种：
所述高速缓存系统的最后一级高速缓存内的不同存储空间之间的数据搬移；
所述内存系统内的不同存储空间之间的数据搬移；
所述高速缓存系统的最后一级高速缓存内的存储空间与所述内存系统内的存储空间之间的数据搬移。


8.根据权利要求1-7任一所述的芯片，其特征在于，所述芯片包括的至少一存储器为多个存储器分区，所述多个存储器分区分区均采用统一内存访问。


9.根据权利要求1至8中任一项所述的芯片，其特征在于，所述处理内核，用于向所述至少一存储器分区中的至少一个DMA广播数据搬移指令。


10.根据权利要求2至9中任一项所述的芯片，其特征在于，所述数据搬移指令包括：数据搬移类型、数据长度、源存储地址、以及目的存储地址。


11.根据权利要求10所述的芯片，其特...

【专利技术属性】
技术研发人员：冷祥纶，周俊，王文强，
申请(专利权)人：上海阵量智能科技有限公司，
类型：发明
国别省市：上海;31